EDA365电子工程师网

标题: 幫看LVDS的差分走線 [打印本页]

作者: e3100037    时间: 2016-11-16 14:34
标题: 幫看LVDS的差分走線
有什麼問題嗎?
9 Z3 w  a( S# o1 x1 L0 \* Q* M

789.JPG (209.18 KB, 下载次数: 1)

789.JPG

作者: 梦醉人生    时间: 2016-11-16 16:02
还可以优化一下,连接器地pin的地线尽量短;差分线已经比较短了,既然不能完全包地,何不拉大差分对的间距呢,并且地线与差分线太近,会拉低阻抗的;电源pin的两个电容摆放还可优化
作者: Jamie_he2015    时间: 2016-11-17 15:27
有点近。。可以不包地,来开间距
作者: jimmy    时间: 2016-11-17 19:59
可以接受。另外一块板记得等长。这个板这个区域没有等长空间了
作者: mentorkk    时间: 2016-11-20 05:21
Not all LVDS pairs need matched length. Check IC datasheet or spec.
! ^$ V# M3 P5 U) e4 S- L' r
作者: EricTong    时间: 2016-11-21 21:34
学习了      
作者: 小舞    时间: 2016-12-14 10:54





欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2