EDA365电子工程师网

标题: [求助] ddr4 中的 data training 是什么意思 [打印本页]
作者: l888888h    时间: 2016-11-15 17:14
标题: [求助] ddr4 中的 data training 是什么意思
各位老大,
; [7 X+ ]# b, @/ g! V. q+ X' S
0 k' ]9 w7 {( b* @    ddr4 中的 data training 是指什么, 看协议看糊涂了, 不是很理解.5 O" ?9 Y$ t6 ?, o
作者: binghe1985    时间: 2016-12-9 07:42
可以理解成数据信号的一个自适应接受的过程，ddr4的数据信号参考电平是不固定的，所以判决门限也不固定，在系统启动的时候就要自适应的去找这个门限，使得数据眼图最优化。
作者: ljzyhjbfwh    时间: 2016-12-23 13:13
training是调整各种delay和Vref值，使得各种时序最优和数据的接受眼图位置最优。
作者: l888888h    时间: 2017-1-13 15:11
ljzyhjbfwh 发表于 2016-12-23 13:13) f* N3 O: w6 {2 g- b6 D4 Z& ~
training是调整各种delay和Vref值，使得各种时序最优和数据的接受眼图位置最优。
! [$ l5 [7 d2 t- Z* J
可以调delay的话那不是不用做等长了?: ^$ p! V3 Q, a) ^3 v
作者: ljzyhjbfwh    时间: 2017-1-16 13:45
l888888h 发表于 2017-1-13 15:11
6 ?$ a! O% `5 w) z! L% y可以调delay的话那不是不用做等长了?

+ M: d( l. ~! a% K  K等长还是需要做，内部调delay有个范围，超多了，就调不到align了。4 ~8 i0 C1 K3 T. n: K) W* m- ]
作者: l888888h    时间: 2017-1-16 19:50
ljzyhjbfwh 发表于 2017-1-16 13:459 M2 N7 z8 |4 _* Z
等长还是需要做，内部调delay有个范围，超多了，就调不到align了。
: m" K. W7 S6 [2 u' k
内部调delay的范围, 协议上有没有规定, 还是取决于芯片厂商?* F  |7 o* Z9 l2 i: ]
作者: ljzyhjbfwh    时间: 2017-1-17 14:02
l888888h 发表于 2017-1-16 19:50
5 y  H! Z  X% M# M- @, \内部调delay的范围, 协议上有没有规定, 还是取决于芯片厂商?

' z, ?; U# R8 d$ Q4 L1 Y: @协议上没有。3 {9 l. |5 U9 c4 @7 g+ e9 B% Z
作者: l888888h    时间: 2017-1-18 19:00
了解, 谢了
作者: 清尘的枫    时间: 2017-3-18 10:14
有ddr4的文件吗？能不能分享下1145441303@qq.com,多谢



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2