EDA365电子工程师网

标题: 封装引起的短路 [打印本页]

作者: dzyhym@126.com 时间: 2016-11-12 17:03
标题: 封装引起的短路
在https://www.eda365.com/thread-115866-1-1.html中提到allegro会输出一些dummy net，一直以来不清楚其原因。
前些天又有类似文件，潜下心来认真琢磨，终于明白原来是封装的一些隐藏管脚会导致这个问题。（网表中也有这些管脚）
希望大家在作封装时尽量将没有用的管脚删除，避免后面人员找不到短路问题原因。

封装中有管脚名（网表中也有）
但下面在实际文件中没有管脚

01.jpg (100.49 KB, 下载次数: 0)

02.jpg (57.98 KB, 下载次数: 0)

作者: 许汉洲 时间: 2016-11-17 21:06
这应该是转软件做的~

作者: 5718366 时间: 2016-11-23 22:32
这就不规范了
只有实物元件有的，pcb封装必定要做

作者: cjz351421568 时间: 2017-6-15 22:02
没看懂

作者: dzyhym@126.com 时间: 2017-6-19 21:59

cjz351421568 发表于 2017-6-15 22:02+ A) x5 v M' v% M/ `- |( f
没看懂

再仔细看看

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)