EDA365电子工程师网

标题: ddr走线的约束规则设置 [打印本页]

作者: zhengy 时间: 2016-11-12 09:46
标题: ddr走线的约束规则设置
各位大神们，像这种4片ddr星型连接怎么设置约束规则啊。跪求帮助。

QQ图片20161112094958.png (134.64 KB, 下载次数: 1)

作者: dzkcool 时间: 2016-11-12 10:13
本帖最后由 dzkcool 于 2016-11-12 10:16 编辑

严谨点就设置两个T点，每个芯片与T点之间、T点与T点之间都等长，同时确保CPU至每个DDR芯片也等长。T点设置可参考学堂课程：
Allegro实战技巧-设置单根线的T点：http://mooc.eda365.com/course/159

作者: djadfas 时间: 2016-11-14 10:17
4片设置规则比较复杂感觉你的拓扑不规范

作者: 3v3__yiya 时间: 2016-11-15 16:59

dzkcool 发表于 2016-11-12 10:13: R Y# q2 e& b* _6 F
严谨点就设置两个T点，每个芯片与T点之间、T点与T点之间都等长，同时确保CPU至每个DDR芯片也等长。T点设置 ...

感谢感谢，学习了

作者: 骑驴撵大奔 时间: 2016-11-16 11:48

3v3__yiya 发表于 2016-11-15 16:59" V0 E' ?' F8 e) a
感谢感谢，学习了

分享一下呗

作者: Sean谢 时间: 2017-5-2 16:27
有点复杂

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)