EDA365电子工程师网

标题: 全志A20的PCB Layout [打印本页]
作者: 764207758    时间: 2016-11-9 16:01
标题: 全志A20的PCB Layout
对于全志A20带4颗DDR，PCB Layout的时候使用拓扑还是菊花链呢？谁知道啊、非常感谢
作者: 只为一口气    时间: 2016-11-9 16:07
同求
作者: yangjinxing521    时间: 2016-11-9 16:38
没有DEMO吗？？？要去
作者: hqh885198    时间: 2016-11-9 23:32
自己看蕊片要求，
作者: wolf343105    时间: 2016-11-10 10:42
见图片.
作者: wolf343105    时间: 2016-11-10 10:43

. {4 t+ K- B1 r. I- d0 o, d见图片.

1110.png (38.6 KB, 下载次数: 0)

1110.png
作者: stevedai2005    时间: 2016-11-10 10:51
芯片规格书都有要求！
作者: 764207758    时间: 2016-11-10 14:02
yangjinxing521 发表于 2016-11-9 16:38
5 ?! B7 M+ Y$ i! K没有DEMO吗？？？要去
* \9 A4 v' M: r  s' [
你是说参考板吗？没有呢
2 D# n! @+ _- a5 Z1 `! t
作者: 764207758    时间: 2016-11-10 14:04
只为一口气 发表于 2016-11-9 16:07* Y- s; N6 w( N5 C0 q3 I
同求
- Y& \: B0 G! x, `) l, b

/ F5 i; Q, B4 `3 x  E; L
作者: 764207758    时间: 2016-11-10 14:10
hqh885198 发表于 2016-11-9 23:32* R6 O* G0 [% L8 |# F/ p# _+ \
自己看蕊片要求，

2 m/ X+ M( z/ ~$ W" b: q# D芯片规格书上只是写了芯片的功能及各管脚的信号等内容，但没有说明LAYOUT的时候4颗DDR如何的走，菊花链或者什么的啊
$ f( l- M+ X1 j/ }0 x0 m
作者: 764207758    时间: 2016-11-10 14:10
wolf343105 发表于 2016-11-10 10:439 m1 V/ N, y$ C' C( ^
见图片.

( D+ E. B( _7 t3 E只能看到布局，看不出layout啊! a6 F* @7 Y- Z  ^7 R0 ?: r* @7 p
作者: 764207758    时间: 2016-11-10 14:11
stevedai2005 发表于 2016-11-10 10:51
. u8 J; N( E" A+ c( v- b% d  U芯片规格书都有要求！

) T2 \  y7 w, g$ u芯片规格书上只是写了芯片的功能及各管脚的信号等内容，但没有说明LAYOUT的时候4颗DDR如何的走，菊花链或者什么的啊' M7 S( t8 X* I- Z/ G
作者: wolf343105    时间: 2016-11-10 15:24
布件见图片,

test.jpg (190.63 KB, 下载次数: 0)

test.jpg
作者: 764207758    时间: 2016-11-10 15:42
wolf343105 发表于 2016-11-10 15:24
" W  x8 B1 H" u) w0 I  |0 K5 H+ [布件见图片,
5 S: v4 Z: Q; C
这是菊花链的模式吗
作者: winboy755    时间: 2016-11-11 10:37
4颗DDR的通常正反面各两颗的，拓扑是星型+星型，有公版的就参考下公版吧，那样保险
作者: 764207758    时间: 2016-11-11 11:10
winboy755 发表于 2016-11-11 10:37
* F* U: f2 ~2 l, a2 P2 h, O4颗DDR的通常正反面各两颗的，拓扑是星型+星型，有公版的就参考下公版吧，那样保险

0 _2 e# m6 `% H/ ]( |6 a正反两面走的都是星型吗？没有公板，可否借鉴下你的板呢？如果不方便的话RRD跟CPU那一部分也可以，非常感谢！+ h% s7 f! V7 j! ]* c
作者: winboy755    时间: 2016-11-11 11:48
要星型走线的只是ADDRESS，COMAND、control信号线，它们从CPU出来，兵分两路，一路到一侧背对背的两颗DDR BGA附近，又两兵分两路，到各自BGA，走线等长；另一路到另一侧也是这样；确保CPU到每一DDR引脚走线等长，是为星型+星型，有如树枝分叉上又长分叉。

1.JPG (290.66 KB, 下载次数: 1)

1.JPG
作者: 764207758    时间: 2016-11-14 14:47
谢谢
作者: 764207758    时间: 2016-11-25 14:58
winboy755 发表于 2016-11-11 11:48
2 S6 `* f/ W9 V; f# }要星型走线的只是ADDRESS，COMAND、control信号线，它们从CPU出来，兵分两路，一路到一侧背对背的两颗DDR B ...
- s' _- e$ ~- R( B$ `; K3 Z- o9 i) F5 s
你好，请问线宽，和线间距分别是多少呢？( {+ p/ A* [. j; S5 d+ T
作者: winboy755    时间: 2016-11-25 16:52
764207758 发表于 2016-11-25 14:58
# N7 s% ^: s: r6 y# T8 y  f$ _/ z你好，请问线宽，和线间距分别是多少呢？
8 Q/ A7 b: z$ {0 g. ?
要先根据阻抗、层叠用工具如Polar算好线宽；线间距可以大一些，组内最小为1倍线宽，组间最小2倍线宽；总之高速线间距大一些，平行的走线短一些，减小线间串扰
: C* Y4 c- x2 s! a6 h+ S
作者: 764207758    时间: 2016-11-30 15:25
正面和反面都放有DDR，你是怎么打孔走线的呢？可否截图顶层和中间层的参考下，非常感谢！
作者: luwei23110    时间: 2016-12-9 18:41
C:\Users\Administrator\Desktop\A20.JPG
作者: luwei23110    时间: 2016-12-9 18:44
C:\Users\Administrator\Desktop\A20.JPG 这个就是A20的DDR3 4X8BIT原厂demo# c1 [) p0 c3 `8 _$ Y
作者: 764207758    时间: 2016-12-21 11:04
我的是2颗DDR在正面，2颗DDR在反面，没有遇到这样的布局，不知道如何打孔走线才能把线走出来，6层板。你有类似像我这样布局的DDR的走线吗？
6 l. a) i6 K' ~1 F
作者: 764207758    时间: 2016-12-21 11:10
winboy755 发表于 2016-11-25 16:52
( e# Z  R/ b& n3 T3 r# T要先根据阻抗、层叠用工具如Polar算好线宽；线间距可以大一些，组内最小为1倍线宽，组间最小2倍线宽；总 ...
( u7 ^6 D7 [, H
6层板（TOP,GND,Signal,Power,GND,Bottom)，组内间距为1W,组间间距为2W，这样可以吧。# ^& s3 m& F0 _* z$ m
作者: 764207758    时间: 2016-12-21 11:12
luwei23110 发表于 2016-12-9 18:44* H. U5 M8 i# f
这个就是A20的DDR3 4X8BIT原厂demo
) B" V" Q% s7 H& {
2颗DDR在正面，2颗DDR在反面，没有遇到这样的布局，不知道如何打孔走线才能把线走出来，6层板。你有类似像我这样布局的DDR的走线吗？7 ?: a3 G: E) m/ m) z
作者: 764207758    时间: 2016-12-21 11:21
winboy755 发表于 2016-11-11 11:48
# p6 \$ ]3 S, E+ E: B" [要星型走线的只是ADDRESS，COMAND、control信号线，它们从CPU出来，兵分两路，一路到一侧背对背的两颗DDR B ...

& q/ Y3 b8 O9 Y2 _请问你的这张图是正面2颗DDR，反面2颗DDR吗？对于6层板你是如何打孔走线的？可以参考下。
& k% _% q& E0 t5 K4 S
作者: winboy755    时间: 2016-12-22 19:56
764207758 发表于 2016-12-21 11:210 Y8 T; W' J% p! i+ g0 `, @
请问你的这张图是正面2颗DDR，反面2颗DDR吗？对于6层板你是如何打孔走线的？可以参考下。
- Q5 N  K+ h1 e5 f
6层板的电源层太破碎，不过不排除demo板就是6层甚至是4层的（国内厂商在消费产品成本控制上不是一般的牛）9号那老兄发的demo板图，最好参考下，因为出线方式与你的方案一样，有时间的话最好做成近似。可以的话联系下A20的技术支持，最好能拿到demo板PCB文件，在那基础上改（若demo板都是4层的，自己却做成6层，老板会很不高兴的）7 a/ @' }' G- _0 q5 i7 E% P
作者: RXWL    时间: 2017-3-16 11:33
有戏
作者: RXWL    时间: 2017-3-16 11:38
那要看用什么ddr了，按照不同bit的ddr 可采用不同的方案，不过针对布线，最好用大的ddr颗粒，最好不要超过四个，为了性能稳定，应该使用跟高bit的ddr



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2