EDA365电子工程师网

标题: 求助！！谁能提供一份，有详细的 DDR3走线约束的，Allegro brd文件以供学习... [打印本页]

作者: liu529343746 时间: 2016-11-3 10:57
标题: 求助！！谁能提供一份，有详细的 DDR3走线约束的，Allegro brd文件以供学习...
如题，最好能提供一份有详细的约束规则的，包括怎样限制线长，以及到各颗粒间等长、组间等长等，约束规则的brd文件以供学习。谢谢~~

补充内容 (2016-11-25 10:25):
请帮忙提供BRD文档以供学习~~

作者: liu529343746 时间: 2016-11-3 11:00
请各位大神不吝赐教~~

作者: PCB_sheji 时间: 2016-11-3 13:40
路过，看看

作者: zongqiaoyu 时间: 2016-11-7 14:59
根据SPEC，自己设置啥，

作者: 朱大 时间: 2016-11-19 20:43
看看我这个资料行不，求分

作者: liu529343746 时间: 2016-11-22 15:03

朱大发表于 2016-11-19 20:43; x9 ?& r9 t; r: B& |6 @5 a
看看我这个资料行不，求分

？？？你的资料在哪？

作者: 朱大 时间: 2016-11-23 09:52
看看

DDR3--Fly-By走线精讲.pdf

189.75 KB, 下载次数: 69, 下载积分: 威望 -5

作者: gdysg 时间: 2016-11-23 15:01

作者: 1005196332 时间: 2016-11-23 15:26
看看怎么杨

作者: liu529343746 时间: 2016-11-24 11:46

朱大发表于 2016-11-23 09:52
; c$ e0 n' m9 W( {$ R& Q/ G看看

貌似不对~~这个我是知道的！！我是要看具体在Allegro中的设置……怎么确定拓扑逻辑，怎么控制组间，和组内的等长以及设置的值，在Layout上是怎么实现的！！

作者: 江南电子 时间: 2017-4-21 15:21

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2