差分线这样走OK吗？

snsArvin · 发表于 2016-11-1 15:14

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 snsArvin 于 2016-11-1 15:20 编辑

如图，哪种走法更好？

差分线上的这对过孔要多近比较合适？我感觉后面的3:10孔间距太远了，我用的是系统默认的距离
谢谢大家

wolf343105 · 发表于 2016-11-1 15:55

一般是与差分线的距离差不多,比如:差分线是:6MIL,那孔与孔也,6MIL.

snsArvin · 发表于 2016-11-1 16:04

wolf343105 发表于 2016-11-1 15:55
# `# ~# }' g+ J1 e一般是与差分线的距离差不多,比如:差分线是:6MIL,那孔与孔也,6MIL.

谢谢

kevinlywzb · 发表于 2016-11-1 16:15

速率，仿真

minzi · 发表于 2016-11-1 21:15

一般过孔会选择35或者40mil的中心间距

snsArvin · 发表于 2016-11-2 08:37

minzi 发表于 2016-11-1 21:15
! H' i) x' V; R: s4 g一般过孔会选择35或者40mil的中心间距

这样的间距太大了点吧

djadfas · 发表于 2016-11-2 10:12

本帖最后由 djadfas 于 2016-11-2 10:13 编辑

一般intel平台 2.5G信号差分对via中心间距25-50mil 差分对和差分对之间via中心间距>=50mil GND via<45mil以内
额外要求是：via尽量靠近连接器短线差分对via尽量不要集中打如果有空间

所以你上面的图应该还可以优化

partime · 发表于 2016-11-2 10:13

系统默认也是规则里面设置的default. 这个间距跟SI的要求有关。如果SI不关心，那么最小间距跟fab生产有关，也就是wall to wall的距离。最后，10~12这个孔距离跟3：10没有可比性，一个是微孔，一个是机械孔！

980155498cai · 发表于 2016-11-2 13:23

这样等长不好做，太短了

Jamie_he2015 · 发表于 2016-11-2 13:53

对内等长不好做，空间有点紧张

snsArvin · 发表于 2016-11-2 17:32

Jamie_he2015 发表于 2016-11-2 13:53. b1 D2 U5 ~) [* s
对内等长不好做，空间有点紧张

差异很小了已经不需要在等长了差异不到4ps

hqh885198 · 发表于 2016-11-2 19:51

你怕有问题做个反焊盘拉高下阻抗就好了

minzi · 发表于 2016-11-5 14:06

snsArvin 发表于 2016-11-2 08:376 v3 k+ R! I, H$ k; s
这样的间距太大了点吧

，没问题

shimengfengling · 发表于 2016-11-7 09:15

尽管不知道你差分线速率有多少，但是个人认为没必要去内层走那么一点。。。

mentorkk · 发表于 2016-11-7 13:44

没必要去内层走那么一点

		自动登录	找回密码
密码			注册

差分线这样走OK吗？

EDA365欢迎您！

点评

点评

点评

点评

推荐内容 /1