EDA365电子工程师网

标题: logic封装不能ECO到layout [打印本页]

作者: yuxin 时间: 2016-10-29 17:27
标题: logic封装不能ECO到layout
在画完原理图，ECO到layout时，发现有些器件的封装不能同步过去，比如，电容，原理图中是0402封装，但在PCB中却变为了0805。请问这是什么原因导致的？怎么解决？

原理图中参数.jpg (74.53 KB, 下载次数: 0)

原理图中参数

PCB封装变为了0805.jpg (52.61 KB, 下载次数: 0)

PCB封装变为了0805

封装两种都有的.jpg (54.22 KB, 下载次数: 0)

封装两种都有的

作者: yxjlm620 时间: 2016-10-31 08:00
倒过去的那个方框里面，有个首选项，点开里面有个对比PCB分配封装前面打勾。

作者: yuxin 时间: 2016-10-31 10:47

yxjlm620 发表于 2016-10-31 08:00
- f I1 K# {. d& R倒过去的那个方框里面，有个首选项，点开里面有个对比PCB分配封装前面打勾。

解决了，非常感谢！

作者: 2009zhaoqf 时间: 2016-11-1 14:37

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)