EDA365电子工程师网

标题: 关于LPDDR跨分割 [打印本页]
作者: yuxiaoxiaohaha    时间: 2016-9-27 09:18
标题: 关于LPDDR跨分割
一片328PIN BGA  一片90PINLPDDR  16位地址线 32位数据线 还有一些控制线  四层板  
( W; w, z* s9 _8 j4 v+ m高位数据  低位数据走底层
" U/ k% Y& p& i9 s+ I地址控制时钟走顶层
$ N9 I6 h. I' l- G0 J8 ^6 _/ o芯片放在底层 之前为了保护时钟和地址线  我选择了T/G/P/B的层叠  因为LPDDR内部有2个电源  总是要跨分割  不知道如何取舍？
3 }4 r6 r/ A9 ?1 Y( _. ?之前有老师建议  地层靠近底层 然后顶层时钟线包地，这样地址就会垮分割。
& Q) L( w" ]3 t& r该如何做到两全其美，LPDDR时钟是133M,请各位大神，不吝赐教。
7 `/ \# E- ?9 r. R/ X" z% w3 X   k7 l8 [* H6 O( w% w. n$ B2 u

- p5 A( L; k2 ]! O
作者: yangjinxing521    时间: 2016-9-27 09:24
看看LAYOUT GUIDE。。。。好象相对DDR系列走线要求低些。你看手机啥都不管。只要线最小就行了
作者: qqbacon    时间: 2016-9-28 16:11
速率这么低，没什么担心的，
作者: 381962743    时间: 2016-9-28 20:37
yangjinxing521 发表于 2016-9-27 09:24
# b1 C8 W0 s2 Y- Z7 i看看LAYOUT GUIDE。。。。好象相对DDR系列走线要求低些。你看手机啥都不管。只要线最小就行了

9 c0 O1 Y7 f5 Q; [& X- W手机DDR不跨Power吧,最多一面参考地，一面参考电源。
* P3 ~8 T/ ]0 A
作者: zjfc78154    时间: 2016-9-29 08:43
为什么颗粒要放那么远，有长度要求吗？
作者: yuxiaoxiaohaha    时间: 2016-9-29 11:04
qqbacon 发表于 2016-9-28 16:11) E. P& f6 d6 ?+ M' f
速率这么低，没什么担心的，

1 _, z" `/ P7 k2 E/ [+ w板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响
作者: yuxiaoxiaohaha    时间: 2016-9-29 11:04
qqbacon 发表于 2016-9-28 16:11  b% Z6 ^4 ]: b; `+ w* `
速率这么低，没什么担心的，
1 u7 T3 ?* l. a3 y
板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响
作者: AD9_PCB    时间: 2016-9-30 14:15
试试，做完就知道了，另外这个133M，我认为是核心频率吧，数据频率会？
作者: qqbacon    时间: 2016-10-1 12:26
yuxiaoxiaohaha 发表于 2016-9-29 11:04# b* u+ q1 ~0 i( g7 y- ?+ Q0 E
板子肯定是已经通了的 只是现在要做EMC实验 不知道有没有影响
4 I1 w& c' Z% l- o8 q6 o) f2 f
如果是铁壳就没什么担心的，即使是 塑料壳，你又是4层板，有一个完整的地平面，应该不用担心的。
: C- M- p% h% n+ ^$ @! T' C
作者: 阿斯顿13301、    时间: 2016-10-7 22:29
zjfc78154 发表于 2016-9-29 08:43+ h7 M/ T% |( O1 I8 V5 \2 c
为什么颗粒要放那么远，有长度要求吗？
) x2 |8 |# E6 k# G$ E
他这个不算远吧？估计也是3CM以内
1 p" `1 d7 H; p
作者: yuxiaoxiaohaha    时间: 2016-11-1 10:03
各位亲，EMC现在已经通过，GND和POWER叠层换了下



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2