EDA365电子工程师网

标题: 高速信号走线问题 [打印本页]

---

作者: lc1234    时间: 2016-9-25 14:42
标题: 高速信号走线问题
大师们！请教你们一问题，像这里的是以R1 R2 R3为组画在同层好还是以UP0 FP0  FP1  FP2 为组画在同层好了

12.png (13.9 KB, 下载次数: 0)

下载附件  保存到相册

2016-9-25 14:42 上传

---

作者: lhycmyy_hawk    时间: 2016-9-25 16:46
我的习惯是，顺序如下
1，看layout guide
2，看参考设计
3，怎样好看
% X1 i- P3 A2 Z2 w+ ~3 q; O0 ~$ |9 J2 k* q4，和硬件工程师沟通

---

作者: lhyy511    时间: 2016-9-26 09:07
尽量满足硬件工程师需求吧

---

作者: fei    时间: 2016-9-26 09:14
收发分层走，能在内层尽量走内层。你的高速线是多少G.你问下硬件哪是收发好像命名没分清。

---

作者: 小帅哥在江苏    时间: 2016-9-26 09:49

---

作者: 不期而遇    时间: 2016-9-27 09:33
同组同层好像是为了满足什么阻抗要求吧

---

作者: lc1234    时间: 2016-9-27 22:22

lhycmyy_hawk 发表于 2016-9-25 16:46
我的习惯是，顺序如下
1，看layout guide
1 H$ D2 V) A" h6 G: J6 S- a  t2，看参考设计

好的！谢谢

, k- p# Q/ S: A+ O

---

作者: lc1234    时间: 2016-9-27 22:23

fei 发表于 2016-9-26 09:14
- L: q( z1 _( b3 t& E, V收发分层走，能在内层尽量走内层。你的高速线是多少G.你问下硬件哪是收发好像命名没分清。

3 n; }9 T$ X$ k& w& m明白了！多谢
& ~0 R2 C& Y6 t6 C

---

作者: lc1234    时间: 2016-9-27 22:23

lhyy511 发表于 2016-9-26 09:07
+ c; k0 g# e+ b! \4 v" @尽量满足硬件工程师需求吧

嗯！多谢

---

作者: lc1234    时间: 2016-9-27 22:24

不期而遇 发表于 2016-9-27 09:33
同组同层好像是为了满足什么阻抗要求吧

' v$ G: h, A+ U- t( ~9 r呵呵！

---

作者: lc1234    时间: 2016-9-27 22:24

小帅哥在江苏 发表于 2016-9-26 09:49

9 p3 w, x& Q, I& z' m. F呵呵

---

作者: lc1234    时间: 2017-4-1 00:33

lc1234 发表于 2016-9-27 22:24
0 b6 m4 A  i; r2 H6 ~& P呵呵

多谢
0 \5 X/ L4 i7 J0 m) N% c

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2