EDA365电子工程师网

标题: 信号速率100M的走线误差多少合适 [打印本页]
作者: 仁爱    时间: 2016-9-8 14:15
标题: 信号速率100M的走线误差多少合适
如题$ r+ i0 ^' e! _+ |% F# E
作者: 980155498cai    时间: 2016-9-8 20:28
50-100mil都可以，
作者: AD9_PCB    时间: 2016-9-13 16:02
980155498cai 发表于 2016-9-8 20:28
3 \/ G( y5 p- d7 x: w50-100mil都可以，

8 [$ e% t+ g0 x. f为什么？
& N6 V! p! @$ P
作者: 980155498cai    时间: 2016-9-13 17:52
AD9_PCB 发表于 2016-9-13 16:02) R- P; }/ R9 r% s3 T# A; u
为什么？

6 u( O3 d1 [9 U速率低啊，误差根据速率来设置，不能全篇一律的一样误差，速率高的当然就误差小一点，速率低的就可以适当放大
/ U) |# H4 f; P
作者: AD9_PCB    时间: 2016-9-13 19:40
980155498cai 发表于 2016-9-13 17:52
2 b: u& T5 A% _" t! |+ E速率低啊，误差根据速率来设置，不能全篇一律的一样误差，速率高的当然就误差小一点，速率低的就可以适当 ...
/ }$ M1 W% O: R, I
恩吗计算误差呢？知道误差对PCB设计有用吗？误差跟等长误差的关系是啥啊& k6 ]" f6 s2 A5 }7 h* a6 O) |/ \7 N
作者: 980155498cai    时间: 2016-9-14 09:02
AD9_PCB 发表于 2016-9-13 19:40" H/ b: Y& _% c
恩吗计算误差呢？知道误差对PCB设计有用吗？误差跟等长误差的关系是啥啊
" g, |4 R# Z1 o9 [
肯定有关系啊，速率低了误差可是适当放大
作者: superlish    时间: 2016-9-20 11:26
也许大概可能或者可以这样子理解吧：速率低了，周期就长，时序裕量就多 ，早到和晚到关系不大，都在等你，误差就可以大点吧。
作者: zukimotor    时间: 2016-9-20 14:15
        等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常保守的数值），即7ns。去看一下两端IC的pindelay大概是多少，减一下。算两端IC各有1ns的片内误差的话。剩下1ns。1ns对应PCB上的走线长度约为6000mil。绕正负3000mil即可。所以可见100M的信号理论上是不需要因为时序问题而绕等长的。
" `1 \8 V7 ~( W# \9 u4 K: P9 x3 q        以上纯属个人意见，欢迎大神来拍，作进一步的解释。" {  k1 ?8 E' N! A0 }2 F' |  j
作者: 381962743    时间: 2016-9-28 22:33
楼上正解。准确点1ns约等于5600mil.
作者: Joen0_0    时间: 2017-8-21 17:08
zukimotor 发表于 2016-9-20 14:15
( v" I+ V6 i& q0 w9 ^+ e, F等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常 ...

8 R7 s1 E2 z& C7 G8 h照你这个公式，150Mhz的时候，传输线延时允许值就到0ns了，频率再高就负数了，就像MIPI的差分对内误差，这个是否有个公式大概根据频率算出对内可以有多少的误差？4 ?( J# w9 e1 ~7 H( |$ O
作者: zukimotor    时间: 2017-12-4 10:59
zukimotor 发表于 2016-9-20 14:15
" X9 V3 {# i- b6 ~+ ^/ R$ P等长和时序关系比较大。一般凭经验的话，100M的信号周期是10ns，建立时间+保持时间算70%好了（非常 ...
7 @5 c7 D$ y$ x( P: u: o% P
片内1ns是比较夸张的数字，而且越高速（一般1G以上），pindelay是必需要考虑的。
. Q+ g2 s/ c( n- R- i7 `) H2 Z



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2