EDA365电子工程师网

标题: Ansys(Ansoft) TPA对flipchip case提取RLC问题求助 [打印本页]
作者: blackcrows    时间: 2016-9-6 10:23
标题: Ansys(Ansoft) TPA对flipchip case提取RLC问题求助
求助论坛大拿，cadence的mcm格式文件()转换导入TPA后，在修改stack中die层为wire bond后，编辑bond wire profiles后，但是terminal type中仍bond wire terminal仍然没有信号。麻烦问大家是我TPA设置有问题呢，还是原有 原mcm文件中对bump需要特殊设置呢？谢谢大家。
2 {4 I; v! i9 c3 g! z6 c: L
6 ^( B3 l) S2 Y2 X# }: a
. v2 Y/ j! k3 k- L1 f7 M
+ Q, r* I+ }- E- H
+ {# |. [1 e3 F+ X. H/ m5 K7 ?9 r& p+ }1 [2 q' b
- _) L  N& L- V& N6 u. l# Z

9 X, `: w) O5 r
6 E/ N, K6 X! t0 H* Z/ b5 H

bond wire profile.jpg (13.22 KB, 下载次数: 0)

bond wire profile.jpg
作者: pjh02032121    时间: 2016-9-8 22:07
要设置die的属性
作者: denny_9    时间: 2016-9-20 18:05
FC的怎么跑去设置WB呢。
作者: blackcrows    时间: 2016-9-21 11:26
@pjh02032121 2 Q4 Z& k) A: U7 N, t
潘总，是在TPA的layer stackup设置么,还是APD里面呢？/ w! H- P/ H" r( h  C, W7 e4 ~

( Q9 a" x2 s/ }: F4 k. k5 T) n  ]
1 y' P7 f$ l; E@denny_9 - _  x* X1 ?8 _+ Q  S$ O& c. j
求两位大拿解惑。
+ G. S7 T$ _9 f+ C8 l谢谢  C5 D4 z7 M6 L
* p/ S6 j0 z: Z$ B4 o% S

+ Q) ]1 s% g. i
作者: 锤子米啊    时间: 2017-1-3 13:38
你的TPA软件安装包和破解包能发我一份吗？
作者: 372142758    时间: 2017-2-12 22:00
谢谢，分享
作者: denny_9    时间: 2017-6-9 14:36
blackcrows, 你是哪个公司的。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2