EDA365电子工程师网

标题: Ansys(Ansoft) TPA对flipchip case提取RLC问题求助 [打印本页]
作者: blackcrows    时间: 2016-9-6 10:23
标题: Ansys(Ansoft) TPA对flipchip case提取RLC问题求助
求助论坛大拿，cadence的mcm格式文件()转换导入TPA后，在修改stack中die层为wire bond后，编辑bond wire profiles后，但是terminal type中仍bond wire terminal仍然没有信号。麻烦问大家是我TPA设置有问题呢，还是原有 原mcm文件中对bump需要特殊设置呢？谢谢大家。
* j4 D" g  L8 v# m- ]0 T2 l6 }% V0 z5 d% E

) s, q% K# I( ^. p
0 A* m$ `4 F7 S- y) R5 _; }5 y% G
" F/ a; m6 J9 g" B( J/ y+ {& y6 [8 c. w+ n4 O8 v

$ F+ b0 n, Y# x8 X! V  ], m% k; G1 B
+ r; r" u, Q" \. C7 P8 G, ~
* C# Y; m$ p+ {, u; N2 [9 u

bond wire profile.jpg (13.22 KB, 下载次数: 0)

bond wire profile.jpg
作者: pjh02032121    时间: 2016-9-8 22:07
要设置die的属性
作者: denny_9    时间: 2016-9-20 18:05
FC的怎么跑去设置WB呢。
作者: blackcrows    时间: 2016-9-21 11:26
@pjh02032121
7 @0 E" _! \! H  m" x潘总，是在TPA的layer stackup设置么,还是APD里面呢？9 O( S5 W0 ]" f) {

5 w/ Q( E7 k! g+ G - T( H+ a6 f" {$ i
@denny_9
5 t3 y0 L# b% f. o/ {  p( `求两位大拿解惑。$ w) {- K  Y7 B; o7 n) A
谢谢
# F! b9 Y# f8 a) M. _& `3 u# F7 `" r( s9 o  s
3 [) ]7 x2 g# A& ^% Q
作者: 锤子米啊    时间: 2017-1-3 13:38
你的TPA软件安装包和破解包能发我一份吗？
作者: 372142758    时间: 2017-2-12 22:00
谢谢，分享
作者: denny_9    时间: 2017-6-9 14:36
blackcrows, 你是哪个公司的。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2