EDA365电子工程师网

标题: pads logic signal pin的问题 [打印本页]

作者: auroradst 时间: 2008-11-18 14:02
标题: pads logic signal pin的问题
pads logic CAE封装中的signal pin 是不在逻辑封装上显示的，如果器件定义了一个signal pin “VCC”，如何将这个脚和“+5V”或“+3.3V”连接呢？

作者: tzs80g 时间: 2008-11-22 21:53
那你可以不要将它设置成SIGNAL PIN让它显示出来。

作者: tzs80g 时间: 2008-11-22 21:53
或者在PCB中再自己加线连接

作者: jimmy 时间: 2008-11-23 11:56
那就建元件封装时不要定义。

也可以在原理图中进行原理封装的编辑，将3V3改为5V

但此方法不建议使用，不符合标准化设计

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)