EDA365电子工程师网

标题: 74AHC32 的逻辑图，最后加了两级的非？ [打印本页]
作者: Quantum_    时间: 2016-8-29 21:20
标题: 74AHC32 的逻辑图，最后加了两级的非？
如下图.  为何， 74AHC32 的逻辑图的最后加了两个非。
: x; N9 M& r, h$ z; s2 T; z2 r: b9 p1. 不加， 逻辑上也正确。: y! ]0 L6 ^0 _2 G. a/ E# x
2. 为了增加延迟吗？/ {# R  U; h# W5 P7 Z5 F
3. 还是为了驱动TTL?* d* ?0 f4 M, Z. F! f1 u# `9 r
; Z* P- }& C2 ]
谢谢！

OR.png (11.62 KB, 下载次数: 0)

OR logic Diag

OR logic Diag
作者: 超級狗    时间: 2016-8-29 22:42
打完收工！& J! l. X4 [% Z" [

0 T8 j6 k2 k- c- X" l/ ]. m* D+ l2 T- H1 y* Y" Z: o1 d  f

Buffered and Unbuffered CD4001B.jpg (28.67 KB, 下载次数: 0)

Buffered and Unbuffered CD4001B.jpg

Comparison of Buffered and Unbuffered Logic Gate.jpg (60.33 KB, 下载次数: 0)

Comparison of Buffered and Unbuffered Logic Gate.jpg

Application of Buffered and Unbuffered Logic Gate.jpg (83.46 KB, 下载次数: 0)

Application of Buffered and Unbuffered Logic Gate.jpg
作者: 超級狗    时间: 2016-8-29 23:36
jacklee_47pn︰4 N9 ~8 F7 t  s" l0 G5 Z
讚 !
1 ?: C5 q; D8 v/ n1 H$ H( e$ m

7 p2 U8 h/ b' W& [" n看！4 L% C" d1 d) @' e" Z
. X6 s  u( i8 B& h5 s
& H1 z  w' T1 J
0 {- o/ {# z# Q
沒有啦！我是叫大家看內容。+ M4 n% I% m  ?6 v5 P9 t3 A; L

  M3 L7 Q* D7 d5 v& N
作者: newcomsky    时间: 2016-9-15 22:55
mark
作者: hliu0129    时间: 2016-9-21 17:07
4楼这个图片，比楼主的问题亮得多。个人认为是同步时序。
作者: cdbluerian135    时间: 2016-9-26 09:19
学习了~



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2