EDA365电子工程师网

标题: 关于DDR走T型 [打印本页]
作者: lyl694747084    时间: 2016-8-16 09:59
标题: 关于DDR走T型
两片DDR地址线走T型结构，绕等长时是要地址线从主芯片到两片DDR的距离一样长呢，还是只需要设定每条地址线到达同一片DDR的距离保持等长？网上有些资料说法不一，求高手指导。
5 c: i: e* ^! [. P) g
作者: wish1793    时间: 2016-8-16 10:53
支持支持支持支持支持
作者: wish1793    时间: 2016-8-16 10:53
支持支持支持支持支持
作者: wish1793    时间: 2016-8-16 10:57
支持支持支持
作者: wish1793    时间: 2016-8-16 10:57
支持支持支持
作者: chen6699    时间: 2016-8-16 12:59
T点到两个ddr的分支长度尽量等长，误差最好不要超出40mil.
作者: yangjinxing521    时间: 2016-8-16 13:22
T点到两个ddr的分支长度尽量等长，误差最好不要超出10mil.
作者: lyl694747084    时间: 2016-8-16 14:02
yangjinxing521 发表于 2016-8-16 13:22$ i) e& Z/ e3 }% S% W; Q+ {
T点到两个ddr的分支长度尽量等长，误差最好不要超出10mil.
8 o: |3 |5 Z6 Y+ t4 G
那地址线，时钟线，还有数据线之间误差范围是多少呢，有的人说三者要在+-200mil之内，您是设置多少) G# {& N' n& {% D( _6 y+ I
作者: lyl694747084    时间: 2016-8-16 14:03
chen6699 发表于 2016-8-16 12:59" m  J# s$ ^# J# }
T点到两个ddr的分支长度尽量等长，误差最好不要超出40mil.

( ?) j: Z7 _# p) ^2 v+ q是不是不同DDR要求不同啊
, D" v  ^0 f3 }% ^* R
作者: yangjinxing521    时间: 2016-8-16 14:04
T两边的越小越好。都是越小越好的。看空间了。
作者: 梦醉人生    时间: 2016-8-17 10:17
1、一个网络的两分支要做等长；2、所有地址线从主芯片到两片DDR的距离也要做等长
作者: kai过客    时间: 2016-8-17 15:54
作者: jimmy    时间: 2016-8-19 22:50
一样长。只不过T点到两分支的长度空间有限，所以只需要控制CPU到T点的误差即可。
作者: lyl694747084    时间: 2016-8-22 17:04
梦醉人生 发表于 2016-8-17 10:17% @% m0 Q2 [- H! ?$ {
1、一个网络的两分支要做等长；2、所有地址线从主芯片到两片DDR的距离也要做等长

# i% a5 a- k# W: T谢谢，知道了8 \. A5 _5 W% _6 K8 y- P- a
作者: lyl694747084    时间: 2016-8-22 17:07
jimmy 发表于 2016-8-19 22:50
4 m: U- m; t& C* Y: A- H/ X. m" H一样长。只不过T点到两分支的长度空间有限，所以只需要控制CPU到T点的误差即可。
8 w* y6 x0 V: g0 T% ^
是啊，有的时候DDR到T点那段不够绕
! s& Y/ G) `! M3 F! _) ~. S: e
作者: 小朋友    时间: 2016-10-9 15:21
0 n( X7 w4 D" d2 B5 o+ B+ V
支持支持支持
作者: 2009zhaoqf    时间: 2016-11-3 14:25




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2