DDR3地址控制走线长度

叫我炽哥就好丶

如图所示是4片DDR3，由于板子布局要求，最后一片只能放在其他片的右侧。图中的走线是两片DDR3互联的地址和控制线，由于布局只能这么走了。其他几片走线 如上图所示。就这最后一片的走线突然变长了，会对整体有什么影响吗？这个长度现在差不多有1200mil，会不会太长了？
5 _% _8 s' M  W8 T8 S' \8 K5 ^

fei

单论等长1200mil是没问题，就是地址线的总长度你们有要求吗？或者看DATASHEET

TONY11992

地址线的要求是每片到BGA的距离相等 不是每片之间相等理论上是没问题的  只要组内等长就好

叫我炽哥就好丶

fei 发表于 2016-8-16 09:46
单论等长1200mil是没问题，就是地址线的总长度你们有要求吗？或者看DATASHEET

. C4 k  W0 k% X1 V$ N3 M总长度倒是没有要求。个人感觉跑低速应该可以，但我需要跑到1300以上，不知道行不行

叫我炽哥就好丶

TONY11992 发表于 2016-8-16 13:13
3 L% v7 x- p& ~/ i# d+ {$ \/ g9 O) K地址线的要求是每片到BGA的距离相等 不是每片之间相等理论上是没问题的  只要组内等长就好

这样能跑高速吗？我需要跑到至少1300
+ Z( b- l" g! c

fei

叫我炽哥就好丶 发表于 2016-8-16 14:33
4 v) C) n4 s& }, x) W6 c总长度倒是没有要求。个人感觉跑低速应该可以，但我需要跑到1300以上，不知道行不行

主要是总长度是否有要求，你最好确认，因为他是的确有值的。等长每片之间要做等长。地址线最好做到10mil，数据做到5mil，你也可以做到更高的要求。如果特别重要，这么布局所有的只能为它让道啊。1300自我感觉时序控制的好，应该没问题。
9 i9 p7 E, J) V/ O/ r2 Z

kevin_hm

学习，支持下

嗜血霓裳

正反贴不好吗……
拉出去的好远……

fengyu6117

1.CLK和地址线：(address/command/control midrange + 250) ±47 就是CLK要比地址控制命令的中间数值多250mil.CLK的等长正负47mil.
2 u, A7 r. @: b" b4 h) S2.CLK到DQS长度：-879-10600
: S" s$ W; D8 p4 ^/ H% A1 F3 G所以长度还是有要求的，不能比DQS多太多，也最好不要比DQS短。CLK最长多少还没看要要求，不清楚有没有

fengyu6117

1.address/command/control:x1/x2/x3/x4/x5/x6/x7/x8/x9(includes package routing P0)
                                          6.15/6.9/7.65/8.4/9.15/9.9/10.65/11.4/12.15 inches
2.Data Signals P0+L0+L1+L2：7.0 inches
1 I/ }6 b/ ]8 k0 e% w% \