EDA365电子工程师网

标题: 大家看看啥意思？ [打印本页]
作者: 我lay个去    时间: 2016-8-8 13:59
标题: 大家看看啥意思？
老外的layout意见，大家看看具体啥意思？是针对DCDC模块。主要这句不太清楚什么意思（[size=14.6667px]the layers above and below these nodes should have cutouts in any copper pours and  traces removed.）
2 V: [: b+ w. q6 E% ]  C1 a原文：
/ q/ x1 K% C- @5 H( ]
8 T7 @& I& J; `
Thereis another technique that will help reduce the noise that is coupled from the DCDCto other circuits.  The switching node, which is LX1 for the 4V boost andthe node with L1, Q2, D1 for the 6V boost, has a lot of high energy switchingthat can couple to other circuits.  If possible, the layers above andbelow these nodes should have cutouts in any copper pours and  tracesremoved.  I realize it is not possible to remove copper for all layersabove/below these nodes.  However, by removing copper from as manyadjacent layers as possible, this coupling will be reduced.

1 d) t) U' B" d5 j2 S9 _) }) y1 L- h' t# }/ R
作者: eeliujm    时间: 2016-8-8 15:22
电感下方有铜皮或走线？不太熟悉PCB情况2 u  ^3 U8 x. r, C4 U
作者: zhjim    时间: 2016-8-8 19:16
好像是说，4V boost的LX1和6V boost的L1, Q2, D1所在区域对其他电路干扰耦合比较大。因此这个区域的上、下的所有层最好挖空。以上保留个人意见。
作者: J蓝虹    时间: 2016-8-9 09:09
在这些Node相邻的上，下层的任何铜皮或者走线都应该被套除掉
作者: zhm    时间: 2016-8-9 10:31
这些器件有高频噪声，所以要求尽可能把这些器件内层需要挖空，也就是不要有铜和走线
作者: amily_xiang    时间: 2016-8-9 11:19
开关引脚处有许多噪声（ LX1 for 4V升压， L1, Q2, D1 for 6V升压），尽量将这些引脚处上层下层的铜皮和走线去掉，完全去掉不可能，但尽量多去掉一点
作者: 我lay个去    时间: 2016-8-18 10:15
zhm 发表于 2016-8-9 10:31$ d  |; r8 {# I& K/ e9 x/ ]* {
这些器件有高频噪声，所以要求尽可能把这些器件内层需要挖空，也就是不要有铜和走线
7 z& c0 J" U4 k0 `5 T. N
内层挖空是指所有这一块器件下方都挖掉？包括铜和走线，那地怎么接啊。) W0 I) p7 h% \' }
作者: 我lay个去    时间: 2016-8-18 10:15
amily_xiang 发表于 2016-8-9 11:19
; o7 n: U) P& a# }' h  z开关引脚处有许多噪声（ LX1 for 4V升压， L1, Q2, D1 for 6V升压），尽量将这些引脚处上层下层的铜皮和走 ...
; t" r) \" d" u5 _# ], j! y
还是不懂怎么个挖法0 m% G. [, e* x: Z* N0 w6 O
作者: 我lay个去    时间: 2016-8-18 10:16
J蓝虹 发表于 2016-8-9 09:09* i- t, J: Z2 |2 ^8 x; u8 a
在这些Node相邻的上，下层的任何铜皮或者走线都应该被套除掉

, c* W: H' z# b& Y9 y! w7 Y相邻层就是地层，没走线，还要除掉什么？
' t. Z" I5 [+ m& T/ M3 t  T# r
作者: 我lay个去    时间: 2016-8-18 10:19
eeliujm 发表于 2016-8-8 15:22) ?2 d3 F5 d& o! a3 |# s
电感下方有铜皮或走线？不太熟悉PCB情况
% M+ j1 @, S) j* b
电感（BOTTOM层）相邻层是地层，隔了好几层，到TOP层会有走线在电感下面，总共8层
1 \1 T* B. K, r- @6 s& F2 Y
作者: zhm    时间: 2016-8-19 15:03
我lay个去 发表于 2016-8-18 10:15# E+ S$ i7 ?: e1 x. q' `1 @
内层挖空是指所有这一块器件下方都挖掉？包括铜和走线，那地怎么接啊。

0 {- @6 \3 ~0 v- e* s器件体下面挖空，但是器件管脚一样走线啊。否则这个器件咋用
; ^- T3 Q6 z7 z" c( D+ F! d



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2