EDA365电子工程师网

标题: 高速差分走线过孔中间穿线影响大吗 [打印本页]

作者: 964008794 时间: 2016-7-11 14:47
标题: 高速差分走线过孔中间穿线影响大吗
如下图，该信号速率为10.3125G，走线过孔之间传线，这种差对信号的传输很不利吗？

高速差分孔.jpg (149.38 KB, 下载次数: 3)

作者: kobeismygod 时间: 2016-7-11 18:59
距离拉开了就问题不大，但是你这是差分线，最好不要这么干。另外，你最好在高速差分线两个过孔旁边打两个伴随地孔，作为参考，也能降低对中间线路的干扰。

作者: liu1274555101 时间: 2016-7-12 10:50
10.3125G，这么高的速率，尽量直，赞成楼上的说法

作者: cousins 时间: 2016-7-12 11:17
虽然有影响但没有那么夸张。。。可以放心使用

作者: 964008794 时间: 2016-7-12 16:56

cousins 发表于 2016-7-12 11:17
/ B8 |% v; M @ o+ b9 I: K虽然有影响但没有那么夸张。。。可以放心使用

也就是要尽量避免，实在走不开的也只能这样了？

作者: cousins 时间: 2016-7-13 08:09

964008794 发表于 2016-7-12 16:56, q5 m# W# W6 U9 y9 R
也就是要尽量避免，实在走不开的也只能这样了？

是的

作者: OTTERV5230 时间: 2016-7-15 15:21
影响很大

作者: CLT988 时间: 2016-7-18 22:52
影响很大

作者: j11238 时间: 2016-7-20 06:24
学习了

作者: j11238 时间: 2016-7-20 06:24

作者: LX0105 时间: 2016-8-2 11:19

作者: mindhen 时间: 2016-8-4 11:41
有影响，应该问题不大，FPGA的高速差分管脚很多都是Fanout后连出来的

作者: cwfang2013 时间: 2016-8-4 15:13
如果是相邻层的话，肯定会有影响，如果中间隔着电源地层，以及别的走线层，影响很小。正如楼上所说的，很多FPGA芯片的扇出就是从过孔中间穿过的

作者: PcbKoala 时间: 2016-8-5 21:22
差分线过孔中间为什么够间距走根线呢

作者: joe7078 时间: 2016-8-24 00:04
去仿真看看具體影響唄

作者: Coziness_yang 时间: 2016-8-28 11:09
影响肯定是有的，尽量去避免。如果无法避免，这时候你需要综合考虑了，例如你的差分线走线很短或者抖动很小，也就是你的margin很大的话，你可以这样走，但是你的margin很小，这时候你肯定要好好考虑一下了，那么你可能需要加层或者其他方式来消除这种影响。所以在考虑SI问题时，更多的是去折中考虑，在影响和成本之间进行折中，来达到一种平衡。没有那种做法是一定的，也没有说那种影响是必须消除的。

作者: billgong168 时间: 2016-9-22 11:34
影响太大了。。。。

作者: 剑铮奇迹 时间: 2017-11-28 20:00
咋感觉这个连接器是应该竖着出线，而不是横着

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)