EDA365电子工程师网

标题: 请教个allegro ---route keepout的问题 [打印本页]

---

作者: DIY民工    时间: 2016-6-22 17:31
标题: 请教个allegro ---route keepout的问题
问题是这样：
9 n; E! }. F& s/ `$ I4 a2 H0 ?7 M       DDR封装的对角出有个90度直角的定位标志，是由两条金属（导电）属性的线组成，这个可能是做DDR封装的人故意这样做的，我的实际PCB板中TOP层铺铜我不想让GND进入DDR里面去，所以画了一个矩形的ROUTE KEEPOUT ，可是那个90度直角的定位标志也在里面且报错，请问哪位大神有办法把这个DRC给解决掉，如图：
5 y! I  g8 p) U7 n+ w
; e  S) W: J# B$ w4 |1 }
  ~- b1 k5 O) n
5 j* `. U7 m2 Z8 |; w; D

---

作者: yangjinxing521    时间: 2016-6-22 17:44
挖开就行了。。。

---

作者: DIY民工    时间: 2016-6-22 17:52

yangjinxing521 发表于 2016-6-22 17:44
挖开就行了。。。

  u3 L6 x9 Y" m除了挖 没有别的办法吗？
& H0 b6 k* L7 W( _+ n) d" U( \类似在route keepout里可以包含走线和过孔这样的方式处理

---

作者: wwddss_1976    时间: 2016-6-22 18:47
给区域添加允许走线的属性

---

作者: 584511743    时间: 2016-6-22 20:33
挖开就行了。。。

---

作者: 980155498cai    时间: 2016-6-22 22:16
把那两条线change到丝印层就好了，或者挖开也可以的

---

作者: 不要命的荨麻草    时间: 2016-6-23 10:01
或者waive忽略掉也行啊

---

作者: li262925    时间: 2016-6-23 15:58
习惯性  VAIVE

---

作者: DIY民工    时间: 2016-6-23 16:10
谢谢大家的回复，我今天只能用挖空的方式处理，我在想我要是忽略这个地方的错误，后期直接出gerber会不会有什么问题 呵呵

---

作者: J蓝虹    时间: 2016-6-23 16:37

DIY民工 发表于 2016-6-23 16:10
谢谢大家的回复，我今天只能用挖空的方式处理，我在想我要是忽略这个地方的错误，后期直接出gerber会不会有 ...

DRC是自己加keepout引进来的，不是走线进到原本有的keepout上，waive掉不会有问题。觉得应该查一下这颗料为什么要建个trace在上面，如果不需要就删除掉

---

作者: 骑驴撵大奔    时间: 2016-6-30 15:48

---

作者: leasing    时间: 2016-7-19 17:40
不用route keepout画，用anti etch画，就不会有报错了

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2