EDA365电子工程师网
标题:
我自己整理的DDR3的一些规则
[打印本页]
作者:
cmgkuku
时间:
2016-5-24 14:19
标题:
我自己整理的DDR3的一些规则
主芯片推荐的过孔为：内径最小8mil 外径16mil 走线最小为5mil
1 CLKP与CLKN为一组差分线，差分线传输线阻抗为100欧姆(并且要立体包地处理)
* W1 S" l7 V# M4 Q) w! ]
采用T型的拓扑结构，在支点处接50欧姆的上拉电阻
% p. U( P1 v. g3 x( n) L
保证分支线最短，至少小于主干线的1/2长度
% C; x/ s/ z% D* Q" M( |
CLKP与CLKN要严格等长，偏差范围为
50mil,
长度不可以超过
4000mil
) n( Q1 ~* i5 Y; F( _8 x- u1 V- R, B
2 DQS(Data Strobe Signal 数据选通信号)，DQSP与DQSN为差分等长线，
7 Q3 ~# W/ S# e D
严格等长控制在50mil之内，以CLK为参考，允许的走线偏差范围在
500mil.
; X/ u' v, z* y6 G9 ]8 v( u* @
DQS差分阻抗要控制在100欧姆
: {8 m6 k3 e8 _: L1 M( X
3 DQ(0:7)走线以DQS0为标准，允许的走线偏差范围在50mil.
; N% k3 Q/ a/ b: \$ _; I# d9 T
DQ(8:15)走线以DQS1为标准，允许的走线偏差范围在50mil.
, |) W& G9 K! M c6 V! v
DQ16:23)走线以DQS2为标准，允许的走线偏差范围在50mil.
$ Q) H0 `2 k7 Z0 s/ ?
DQ(24:31)走线以DQS3为标准，允许的走线偏差范围在50mil.
; c; d% r. p4 W
4 DM0走线以DQS0为标准，允许的走线偏差范围在50mil.
) h3 @9 |' h+ `: Z `' T8 |( r; O9 l& V
DM1走线以DQS1为标准，允许的走线偏差范围在50mil.
! W9 o2 X1 R3 V) F
DM2走线以DQS2为标准，允许的走线偏差范围在50mil.
5 C7 d7 g% {! x
5 ADDR(0：14)以CLK为标准，允许的走线偏差范围在
100mil
.
* `4 ?" P) K- }
6 控制信号线BA(0:2).DM,CKE,CSN,WEN,CASN,RASN,ODT以CLK为标准，允许的走线偏
0 h/ d/ P/ R3 ~$ U: O# N, D
差范围在
100mil
.
( M, w$ {# \1 h9 k6 F/ p8 C* L+ I7 p
阻抗控制50欧姆，单端串联接33R
/ k/ E% Y; q; S9 k
请问各位大神，是DDR3的阻抗线是否要求制版厂控制阻抗，还有DDR3仿真用的是什么软件？
* E% i' I7 _8 k; i
# P3 Q: A, T5 h1 b! E
作者:
cmgkuku
时间:
2016-5-24 14:32
是有什么不好的地方，大家可以补充一下
作者:
kevinsun
时间:
2016-5-25 08:29
cmgkuku 发表于 2016-5-24 14:32
; ^4 b4 X" x# }, A
是有什么不好的地方，大家可以补充一下
2 F7 T) H+ }# e- ~% `0 h: F# f
总结的很好，大大的赞！！！
2 r, I8 t6 _7 u4 Y$ o
作者:
yangyuan
时间:
2016-5-25 13:29
总结的好。学习了。另外DDR阻抗必须控制啊，sigrity可以仿真
作者:
bingshuihuo
时间:
2016-5-26 08:26
不错 ！！！！！11
作者:
zhangtao2
时间:
2016-5-26 15:35
1.为什么是T型拓扑？
9 c2 Z% [( S5 @' X" ?
2.误差控制50mil太大了，为什么不做到等长或10mil以内，频率很高时你要考虑DDR芯片内部的各线本身就是不等长的，存在一定的误差，所以走线尽量做等长。
作者:
风凌天下
时间:
2016-5-26 17:44
可以更严格点，拓扑结构是不确定的，看芯片要求，FLY-BY结构也有。
作者:
风凌天下
时间:
2016-5-26 17:44
可以更严格点，拓扑结构是不确定的，看芯片要求，FLY-BY结构也有。
作者:
筏子2013
时间:
2016-5-27 22:01
赞一个哦
作者:
xeon
时间:
2016-5-28 09:19
等长需求跟DDR工作频率有关系，不能一概而论
作者:
ssnd001
时间:
2016-5-29 09:41
很好地资料，谢谢分享
作者:
QLY-213
时间:
2016-6-24 10:10
x谢谢分享
5 K& J- w1 \9 m `0 Y
作者:
wang7481800
时间:
2017-5-4 15:53
拓扑结构不是一定要T，也可以FLY-BY。等长误差太大。差分线最好做到4mil（我PN一般都是0误差）。
作者:
star929
时间:
2017-5-27 17:07
可以更严格点，拓扑结构是不确定的，看芯片要求，FLY-BY结构也有。
作者:
jxcrleo
时间:
2017-12-20 13:45
赞一下
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
x谢谢分享