EDA365电子工程师网

标题: 3D Via Design & Simulation in HFSS.（下） [打印本页]
作者: 樱桃海弥    时间: 2016-5-20 16:58
标题: 3D Via Design & Simulation in HFSS.（下）
本帖最后由 alexwang 于 2018-7-2 16:03 编辑 & J( h" j% D  U7 ]  I

) G% C4 v% S3 w
3D Via Design & Simulation in HFSS.（下）
, O6 X3 B4 T; w$ D, w! u1 u7 n
$ k1 O# i# X8 z( U! s
本文大纲
1. 普通通孔的设计.
2. back drill的设计
3. 盲孔的设计
4.埋孔的设计

9 r. W' s) [- K/ i
3. 普通差分通孔的设计
( ?* Q8 @# Z* d, o4 u/ ]
设定single-end或differential pair

+ F& |1 Q- J+ B) ]4 D' n
8 S5 Z. n3 E  a/ j4 D0 P& \4 z
若是设定成differential pair的signals，两条线间距会拉近，并且via 之间由anti-pad所挖出来的椭圆形slot不会补起来，如下图所示
) e2 x4 y; J, l) ?5 r- f

/ J- O; E$ u1 _
如果希望differential pair的via anti-pad是分开的，不要合成一个椭圆的slot，那取消[Options] tab的[Include Dogbone]选项

& n' n: ?& I4 N
4 P+ C, _* n0 l0 G, ~! D
设定成differential，线间距会自动缩到大约一倍线宽
* ~3 S! c; `# v, ^6 u* g, r( I2 d# f

. m1 A* T7 M) _) V3 t5 U' \

' z$ L* T, W0 F- ]2 @9 o
4.盲埋孔设计

9 `4 T; _1 O$ X6 k) J
盲孔：有一端出线是在内层
先把要出线的内层属性，从[Plane]改成[Signal]，下图以Layer-3为例说明

0 Q7 a* X$ r# g% b* l9 k. U  r5 E

+ M' X, W* D, f* W5 k% T4 `
再把内层要出线的[Pad Radius]加大，再把多余的连通导体孔径设为0

6 h% e1 N; F6 d$ c* `+ l" s  q/ A

6 u5 f0 L# o. d5 c: v: H1 C. Y
把Via的[Trace Layer Out]指定到该层。(下图先把differential属性清掉，不清掉也可以)
) b0 f% {" d" e  {" R
埋孔(Blind via)：两端出线都在内层
先把要出线的内层属性，从[Plane]改成[Signal]，下图以Layer-2, Layer-3为例说明

1 V4 B. z1 C: F0 A; ~6 }  q

3 Z* F& H' E. `/ Y0 T' t. W
叠层中至少要有一层属性是设[Plane]，否则HFSS内没有reference无法自动下wave port，再把多余的连通导体孔径设为0

0 ]1 P* V2 G( h5 M- R- |

. K! f& k! A; ^0 B& Y
注意盲埋孔与Back-drill via是不同的

' B3 G0 K: a" [4 X
作者: chizexin    时间: 2016-6-21 14:09
目前是否有哪个软件可以对如下 类型的过孔建模：信号走线在中间层，比如第3层，经过孔分发到 top 与bottom层，但 第三层的信号仍继续要走，即如果提取将是一个4端口的 过孔参数。
作者: 7878678    时间: 2016-8-2 11:31
PUSH



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2