EDA365电子工程师网

标题: PDAS LOGIC封装不能同步到LAYOUT [打印本页]
作者: iysheng    时间: 2016-5-7 17:44
标题: PDAS LOGIC封装不能同步到LAYOUT
本帖最后由 iysheng 于 2016-5-7 17:45 编辑
  K5 Y: h- i' e2 q
+ r" C$ L: {! \用的vx1.2，更新了logic下的封装，同步到layout，还是不行，还要自己选择下不知道是为什么？. j/ c; X, |$ K3 m8 t, l
截图如下：& e' {" H4 _9 c6 G- R
也就是说，我选择了TO-92，同步到PCB后还是要重新选择才是TO-92。  Y, @1 O4 }6 Z* ^  l  N

" r; S8 K7 i8 V2 V3 `+ y, v
作者: 杨悦兮    时间: 2016-5-9 09:52
你明明不是选的SOT-23么，反正看不太懂你说什么。难道你选了TO-92导入PCB变成SOT-23了？不可能吧。
作者: tgwi1999    时间: 2016-5-9 16:55
本帖最后由 tgwi1999 于 2016-5-9 17:05 编辑
9 y5 X' F/ v, N1 V1 g- x
! P$ U& ~" l: Q高版本的没有用过现在我只用过9.5的你看一下你那个从原理图导入到PCB中选项打上勾没，对比PCB封装分配和对比名称建议添加和删除元件而不是重命名，你看一下打上勾没
作者: iysheng    时间: 2017-5-21 19:54
tgwi1999 发表于 2016-5-9 16:55( A3 j9 x" X9 i0 ^
高版本的没有用过现在我只用过9.5的你看一下你那个从原理图导入到PCB中选项打上勾没，对比PCB封装分配和对 ...

+ Z2 D/ O. A- ^/ [$ a: u的却,是你说的这个原因,我没有钩选那项.
! r4 Q; L3 z: p) r  M" G. a1 s: L



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2