EDA365电子工程师网

标题: 阻抗线中的电容焊盘下面所有层挖空是什么意思？ [打印本页]
作者: 我lay个去    时间: 2016-5-6 14:21
标题: 阻抗线中的电容焊盘下面所有层挖空是什么意思？
阻抗线中，常常把中间的电容焊盘下边挖空一层来保证阻抗的连续性可以理解，但为啥有些一挖到底呢，都没参考层了。例如八成板，电容焊盘下边一直挖到bottom层。不理解了。另外金手指差分阻抗线的焊盘为啥也一挖到底？？？; U# s8 y4 t: N% ~$ `8 a% W
作者: 王开鑫55    时间: 2016-5-6 16:03
上图
作者: yangjinxing521    时间: 2016-5-6 16:05
提高阻抗。。。吧了。。
作者: hwz2824262    时间: 2016-5-6 19:49
电容下方的挖空只要挖相邻的层别就好吧！以你的8层板来说，bottom面的电容只要挖L7才是，主要是保证其阻抗的延续性
作者: ytlbms    时间: 2016-5-7 10:45
根据阻抗计算公式，焊盘比走线大，导致阻抗变小，挖空是起相反作用，把阻抗拉上去
作者: 我lay个去    时间: 2016-5-7 14:25
ytlbms 发表于 2016-5-7 10:45
' G8 e1 O4 D" G3 b% ]根据阻抗计算公式，焊盘比走线大，导致阻抗变小，挖空是起相反作用，把阻抗拉上去

4 o2 T) X$ J3 [# Y3 p道理是这样的，但为毛要挖空挖到底呢？不是挖一两层就可以了吗？
+ u4 x, d& y( H! n6 S" @
作者: 我lay个去    时间: 2016-5-7 14:28
为啥大家都答非所问呢，我想知道的是保证阻抗连续性而挖空，但为啥挖到底？比如八层，所有层都挖了
作者: ytlbms    时间: 2016-5-8 09:08
我lay个去 发表于 2016-5-7 14:25$ r, n" d! x2 L- T% f" l/ s
道理是这样的，但为毛要挖空挖到底呢？不是挖一两层就可以了吗？

$ [9 A! z! g5 C- W: O0 l  n9 m我觉得是个人习惯，或者是公司的规定。但是差别肯定不大
* u$ S- C& l, y4 q( B
作者: li_ct0584    时间: 2016-5-8 19:58
一般在高速信号（速率5G之上）的电容的次表层作掏空处理，没有设计过所有层掏空，一般在干扰源器件（如变压器）下方所有层掏空
作者: chfanjiang    时间: 2016-5-9 08:25
提供參考
$ [3 N: O7 Q5 E1 \+ c

Transceiver Link Design Guidelines for High-Gbps Data Rate Transmission.pdf

2.99 MB, 下载次数: 53, 下载积分: 威望 -5

作者: dzkcool    时间: 2016-5-9 08:48
焊盘太宽，理论上全部挖空才能使焊盘处于走线阻抗接近，如果焊盘底下有走线层需要过线，就只能挖一两层，但通常阻抗相差还是比较大。
作者: fenixtung    时间: 2016-5-9 09:06
提高阻抗 提高阻抗
作者: carol8688    时间: 2016-5-9 13:06
學習
作者: sandy1985    时间: 2016-5-10 07:36
我lay个去 发表于 2016-5-7 14:28
% n7 S( X$ r- T1 C) b; o为啥大家都答非所问呢，我想知道的是保证阻抗连续性而挖空，但为啥挖到底？比如八层，所有层都挖了
/ `7 K. \7 R8 C- j1 ?1 e6 Q
具体挖多少，是需要根据你的焊盘大小/目标阻抗/叠层厚度/材料特性来计算的
) r# v% c  V* S7 T5 U. P1 B6 C在这个原则的基础上，你再来review一下为什么有的挖一层就够了，有的需要全部都挖空
" U! a) W% l" s- z, B# O2 p7 U- l- i5 |) v6 a
作者: mancy66525    时间: 2016-10-18 13:38
作者: 我lay个去    时间: 2016-12-3 16:35
chfanjiang 发表于 2016-5-9 08:25
5 d, Z* x+ z# x- w6 f提供參考
- Q" n3 z; X) a. F
全是英文, i# S5 @3 a: k8 t




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2