EDA365电子工程师网

标题: allegro 17.0 铺铜非电镀孔间距问题 [打印本页]

作者: billymc 时间: 2016-4-29 10:21
标题: allegro 17.0 铺铜非电镀孔间距问题
之前用16.6铺铜，非电镀过孔的间距好像和别的网络一样，现在用17.0铺铜，不知道为什么变成没有间距了。规则是从原来的板子导入的。

16.6.png (25.29 KB, 下载次数: 0)

16.6

17.0.png (13.27 KB, 下载次数: 0)

作者: michaell 时间: 2016-4-29 11:15
PCB的规则还是有的，估计是top层铜皮的规则丢啦

作者: billymc 时间: 2016-4-29 15:02

michaell 发表于 2016-4-29 11:15
- x% Y/ P- Z+ e( V/ u* l* P6 nPCB的规则还是有的，估计是top层铜皮的规则丢啦

请问在哪里进行设置？

作者: michaell 时间: 2016-5-1 09:04
对铜皮本身的属性设置，不需要在规则里面设置

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)