EDA365电子工程师网

标题: Check Bus width mismatch [打印本页]

---

作者: 海角七号ars    时间: 2016-4-23 21:50
标题: Check Bus width mismatch
用cadence画原理图进行drc检查的时候出去这个error，Check Bus width mismatch,
6 @1 G  K7 O/ q/ ?4 o9 _我已经把总线都删了，还出现这个问题，求问怎么办?
! u6 V7 x1 w7 X5 {; y

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2