EDA365电子工程师网

标题: Xilinx V5系列FPGA，误将差分时钟信号接到普通I/O口上了 [打印本页]

作者: twffwt 时间: 2016-3-28 11:10
标题: Xilinx V5系列FPGA，误将差分时钟信号接到普通I/O口上了
Xilinx V5系列FPGA，误将差分时钟信号接到普通I/O口上了，这差分时钟信号是AD芯片输出的信号，不是全局时钟信号，请教大家帮忙解决，参与者本人可送小礼品以表感谢。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)