EDA365电子工程师网

标题: 铺铜遇到的问题，求解 [打印本页]

作者: wnlrm 时间: 2016-3-25 12:10
标题: 铺铜遇到的问题，求解
为什么cadence我铺铜时，铜和过孔规则里设置的间距是6mil，为什么实际铺出来确是0mil，每次铺铜都报DRC错误，是我哪里设置的不对还是怎么回事，求大神帮帮忙，在此谢过！

234.JPG (171.47 KB, 下载次数: 0)

作者: jyl518 时间: 2016-3-25 12:39
规则没设置好

作者: dzkcool 时间: 2016-3-25 12:48
Display->Status下图中的选项设置了吗？

作者: wnlrm 时间: 2016-3-25 14:00

dzkcool 发表于 2016-3-25 12:48
K; t& {/ F, t* y9 oDisplay->Status下图中的选项设置了吗？

这里设置没问题，已经设置了，还是不行，请看一下图片。

677.JPG (92.93 KB, 下载次数: 0)

作者: 12345liyunyun 时间: 2016-3-25 14:57
updata to smooth

作者: partime 时间: 2016-3-26 17:55
你这个是平面层，设置成负片了没？在xsection里面设置的。

作者: partime 时间: 2016-3-26 17:57
另外，你的thermal relief或者ANTIPAD可能有问题。最后，你这个应该是平面的负片层，设置的6mil间距在这里不适应。从这里可以看出，你应该没设置成负片~~~

作者: elewzl 时间: 2016-4-7 12:38
shap NET与链接的网络之间设置布线规则

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)