故城往事 发表于 2016-3-12 01:14. p& a4 v7 ^! h6 b- S, R
你的clk被拉低了那你的data不是随时都可以变化??
tony123 发表于 2016-3-13 09:39
slave 器件有问题吧,看你刚说的clk持续拉低,有种可能是总线问题导致,被锁存了。
故城往事 发表于 2016-3-13 14:236 _* Y' K' ]' O! [# J: T
这是怎么锁存的?
wxc_loving 发表于 2016-3-12 13:05
我把上拉电阻改成1.5K,不会出现拉低了。
但是,
2007死活认不到。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) | Powered by Discuz! X3.2 |