EDA365电子工程师网

标题: 时钟线布线 [打印本页]

作者: Aresqing 时间: 2016-2-27 20:56
标题: 时钟线布线
在ADC布线板中，其中一组时钟线500MHz，ADC输出为16根125M数据，当两者走线不得不交叉时，是选择高速时钟线500M信号过孔了，还是选择相对低速的16根数据线125M信号过孔？望指教...

作者: 蓝色沸点 时间: 2016-2-29 08:58
一般这种ADC芯片引脚都已经很顺了，连接ADC并行线的MCU/FPGA/DSP建议通过改软件方式配置

作者: Projectaker 时间: 2016-2-29 09:34
一般情况是高速优先，低速后布

作者: xiaoyu19890210 时间: 2016-3-1 22:01
必须是125M的信号线过孔啊，一来时钟的频率更高，二来从抖动方面考虑时钟对信号质量要求更高。

作者: 81190865 时间: 2016-3-2 17:21
时钟不过孔把，当人尽量都不过孔

作者: bearxzg168 时间: 2016-3-2 22:49
一般能不过孔最好，优先速率高的时钟线布线，之后才考虑低速时钟，另外时钟线过孔的话会带来严重的辐射问题。

作者: langliqiuqian 时间: 2016-3-8 09:32
高速线一般先走尽量不要换层，低速线后走

作者: Projectaker 时间: 2016-3-15 11:45
高优低次

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)