EDA365电子工程师网

标题: DRC中的这个检查是干啥的Check For Vias Under Top Place Outlines [打印本页]
作者: v520    时间: 2016-2-21 11:26
标题: DRC中的这个检查是干啥的Check For Vias Under Top Place Outlines
DRC输出报告中有这一项，这是什么违规？
$ ?; N# L0 S8 x( S3 tCheck For Vias Under Top Place Outlines       : YES
5 j0 b: n# l5 U. z( Z        Hazards Found : 30
' f2 A) |( Y3 W& z
: |& P. j$ z; V2 K! }$ N$ P1 f
作者: 蚂蚁乱舞    时间: 2016-2-22 09:00
意思是器件下面不能放置孔，其实这个可以忽略
作者: 蚂蚁乱舞    时间: 2016-2-22 09:01
六级会员了  怎么做到的
作者: xghr    时间: 2016-2-22 11:54
:lol
作者: xghr    时间: 2016-2-22 12:05
学习了，。。。。。。。。。。。。。。。。。。。。。。
作者: v520    时间: 2016-2-22 13:48
蚂蚁乱舞 发表于 2016-2-22 09:01! _8 s5 ~, p, H% ?8 `" n; Z
六级会员了  怎么做到的
. n5 f: @0 c3 {# T/ }/ y
感谢回复，DRC各种信息可以在文档ee_verify_gd中找到，六级会员嘛，让您见笑了，可能我注册比较早，经常问弱智问题吧* k3 A6 w* y: [, }! g: T% p1 Y
作者: ZMS_CHINA    时间: 2016-2-23 10:48
v520 发表于 2016-2-22 13:48- U5 K- U5 l5 ~
感谢回复，DRC各种信息可以在文档ee_verify_gd中找到，六级会员嘛，让您见笑了，可能我注册比较早，经 ...

) T% E0 N, W9 l% x1 A3 f" See_verify_gd在哪里啊
作者: v520    时间: 2016-2-23 11:31
ZMS_CHINA 发表于 2016-2-23 10:48
1 ]5 U) K" g% N4 {( x2 y0 cee_verify_gd在哪里啊
% ?  H( L: i" g6 h4 w+ ^: B
安装的文档里面，您安装了文档的话就有
& l2 i$ M6 N  a- r* w3 q6 Q( [0 N
作者: gpachina    时间: 2016-5-12 20:45
i know



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2