EDA365电子工程师网
标题:
DDR+LPDDR走线请指点
[打印本页]
作者:
yuxiaoxiaohaha
时间:
2016-2-18 10:35
标题:
DDR+LPDDR走线请指点
一片328PIN BGA 一片90PINLPDDR 16位地址线 32位数据线 还有一些控制线 四层板 我怎么走分组分层走比较好 等长控制在多少为好了
( ]; y6 j) |+ ^) F; A; |. }
之前是6层板 高位数据一层 低位数据一层 地址控制时钟一层 3层走线一层电源两层地 现在要改成4层 稍微有点拥挤了
5 I" q$ J- m5 K/ \* P# S' Y( `
阻抗控制 线宽线距 改为多少？
/ b& S. V# L1 v4 ^" j5 N# [. A
请各位前辈指点 不盛感激
/ H/ V. `$ ?0 M! L2 J \. L
作者:
yuxiaoxiaohaha
时间:
2016-2-18 14:03
怎么就没人回复了
作者:
neon
时间:
2016-2-19 23:57
用AD来走BGA的板子感觉很悲催。
作者:
xieyifu
时间:
2016-2-23 16:56
0.8BGA 用8/16的孔，线宽可以走6mil 间距4.5
作者:
不要命的荨麻草
时间:
2016-3-1 10:50
用cadence轻松搞定，哈哈
作者:
yuxiaoxiaohaha
时间:
2016-3-3 16:17
不要命的荨麻草 发表于 2016-3-1 10:50
7 @7 P9 r$ J G, D3 k
用cadence轻松搞定，哈哈
& W5 ^4 b$ _3 [, p
上周已经搞定
- i# v' L1 P0 W
作者:
2009zhaoqf
时间:
2016-11-3 17:21
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
- i# v' L1 P0 W