EDA365电子工程师网

标题: 请问图中红色圈中的电容有什么用？是必须要加的么？ [打印本页]

---

作者: zsuhh    时间: 2016-2-2 06:34
标题: 请问图中红色圈中的电容有什么用？是必须要加的么？


VTTREF 是DDR3 termination voltage, 1.5V是DDR3电源电压.
! Y2 D5 _$ X0 D' ^
8 m7 Q1 D* E; r- |

---

作者: 阿斯兰    时间: 2016-2-2 11:06
你确定没有接错？

---

作者: zsuhh    时间: 2016-2-2 12:29
没有啊，请看下面Xilinx AC701的参考设计，也有类似做法。
0 r# F5 v' z) c/ e6 V" m7 }
0 E& K5 v! L# ^, n9 h  n  J& G1 g* Z8 O

---

作者: jacklee_47pn    时间: 2016-2-2 13:31
這要看LAYOUT圖了，猜測是"縫合作用"的電容器。

---

作者: 1341858424    时间: 2016-2-2 15:02

jacklee_47pn 发表于 2016-2-2 13:31
* [0 g& s, ]+ i( X+ S; G這要看LAYOUT圖了，猜測是"縫合作用"的電容器。

7 ?8 V& \3 r( o8 i" ^7 W& V请问Layout中 缝合作用 主要是指什么呢？

8 s- K/ k4 Y" \7 O1 B

---

作者: Lora    时间: 2016-2-2 15:17

jacklee_47pn 发表于 2016-2-2 13:31
; B* P( l# a$ I) H$ i. }這要看LAYOUT圖了，猜測是"縫合作用"的電容器。

( [( @0 p6 Z* b; d& Q) v请教哈縫合作用是神马意思

---

作者: muyidou    时间: 2016-2-2 16:15
这个看不懂了，两个电压中间用电容连接，等大神继续回复

---

作者: brady.lu    时间: 2016-2-2 16:21
类似于参考面不完整需要加跨接电容。

---

作者: jacklee_47pn    时间: 2016-2-2 17:14

1341858424 发表于 2016-2-2 15:02
请问Layout中 缝合作用 主要是指什么呢？

# U6 I5 w/ o: T( |$ Z缝合电容（stitch cap），在电源层被分割，而又作为参考平面时，就需要这样的电容，给高速信号提供尽可能短的回流路径。一般4对高速差分信号可以共用一个这样的电容，且电容放置在高速信号跨分割区域200mil以内。
, g3 ~! E/ X) y6 mhttp://baike.baidu.com/view/4682119.htm

---

作者: jacklee_47pn    时间: 2016-2-2 17:19

Lora 发表于 2016-2-2 15:17
请教哈縫合作用是神马意思

參考文件

EMC Issues on Printed Circuit Boards_2011.pdf

2016-2-2 17:19 上传

点击文件名下载附件

下载积分: 威望 -5

845.7 KB, 阅读权限: 9, 下载次数: 43, 下载积分: 威望 -5

---

作者: 超級狗    时间: 2016-2-2 23:47
VREF control
Setup and hold time margin could be reduced if VREF has noise. VREF integrity should be provided by the user to optimize noise margin in the system. The VREF level is expected to track variations in VDDQ , and the peak-to-peak noise should be met with specification:

• 1KΩ±1%/1KΩ±1%/ from VDDQ power panel
• Place a 0.1uF capacitor between VREF and VDDQ
• Place a 0.1uF capacitor between VREF and VSSQ
• VREF should have a minimum trace to reduce inductance
• VREF should keep a distance from other signals to reduce the potential of a decoupling effect
  ' \3 }% M0 q- _; I4 u

還真的有 DRAM Design Guide 這樣教！

4 M+ a; U- D( g+ `" R" t0 b: k
1 L% y1 L) r% j
- j4 l2 S/ e) ?9 P3 I

---

作者: 超級狗    时间: 2016-2-3 00:02
美帝雖然邪惡，但人家畢竟是科學治國。咱們這群義和團，真的能振興中華嗎？
( R3 B2 f7 x( U- k
; }: w2 D! _! [" ~( z- W' d9 q% R

8 u9 k' t0 v* K& uFigure 5 shows the schematic diagram of a VREF network suitable for PC desktop applications. We recommend using a decoupling capacitor at each DIMM socket location and a decoupling capacitor pair near the resistor divider. The capacitance network at the resistor divider will lower the equivalent AC output impedance of the divider. This decoupling will provide better termination of noise voltages induced onto the VREF line.

/ w- ~) N* ]' d. ]( i$ s

VREF Network.jpg (30.33 KB, 下载次数: 0)

下载附件  保存到相册

2016-2-2 23:59 上传

---

作者: zsuhh    时间: 2016-2-3 02:09
多谢各位！！！！

---

作者: fallen    时间: 2016-2-3 10:00
可以叫做前馈电容。

---

作者: leoric    时间: 2016-2-3 16:51
牛！学习了

---

作者: xiaoyu19890210    时间: 2016-2-3 19:51
曾经也有相同的疑问，个人感觉是为了保证Vref的电压在更宽的频段内为Vddq电压的一半。

---

作者: zyr3360    时间: 2016-2-17 09:47
学习了

---

作者: zqy610710    时间: 2016-2-25 08:00
学习

---

作者: xhy_hard    时间: 2016-2-27 18:19
增长见识

---

作者: xushiquan    时间: 2016-3-7 15:46
学习一下。。。

---

作者: muyidou    时间: 2016-3-7 16:46
mark下，版主给的电容是0.1uf。。楼主贴的第一张图是10nf。。容值不一样额

---

作者: 007炫风    时间: 2016-3-18 09:41
谢谢分享！！

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2