EDA365电子工程师网
标题:
请问图中零欧姆电阻有什么作用？
[打印本页]
作者:
zsuhh
时间:
2016-1-12 07:46
标题:
请问图中零欧姆电阻有什么作用？
spi_flash_clk.png
(134.72 KB, 下载次数: 0)
下载附件
保存到相册
2016-1-12 07:43 上传
- V1 M" G q( e4 W
那个QSPI_CLK是接SPI NOR Flash的CLK.它已经接了E8脚的CCLK_0为什么还要用一个零欧电阻接M15脚? 这接的话，两个脚不是短路么？对时钟有什么作用？这个图是xilinx参考设计上的。
2 w" q# u# [& [' s/ X
8 w+ d; |/ r3 P: O: U
作者:
超級狗
时间:
2016-1-12 10:33
詳細的功能你要去看 FPGA 設計，我覺得 Xilinx 原本設計這個界面時，是可以作為 SPI Host 或 SPI Device。
4 c3 \" u0 \) @8 M; k' n
6 P! A/ X! Q- r; B
' C8 T, O9 K* {& a" n
當 FPGA 做為 SPI Host 時，接上 R32 可以提供一個 Clock 給 Device。
當 FPGA 做為 SPI Device 時，拿掉 R32 可以接受來自另一個 Host 的 Clock。
; J# F# E) z0 { A
R! d. d% r3 z. s" Z
0 Z' ~) x8 a: \5 P& ^/ P8 ?% l! `' I) a
作者:
超級狗
时间:
2016-1-12 13:15
本帖最后由 超級狗 于 2016-1-12 15:19 编辑
2 Q& v0 q# W' R' C. I" H
' @& b" e- }1 ?6 P
基本上 M5 的時鐘訊號，可以在 FPGA 內部繞到 E8 的管腳出來，並且做成雙向的訊號。但會犧牲 FPGA 中的一些
Gate Count
和
Routing Resource
，並且增加少許的
延遲
（
Delay
）。Xilinx 可能不想犧牲這些代價來做這件事，畢竟也只是開發板吧？
( a' Q R$ h4 v/ f, ]: x! S/ z
* n0 s. k) m# O
類似這樣的 FPGA 設計我曾經看過，但實際上你還是得查看一下 FPGA 的 HDL 原始碼確認。
* f- ]# i/ j' G8 [) |* @/ o) [) ~9 }
9 q2 ]& i9 Q( c$ I( B
作者:
土豆水煮鱼
时间:
2016-1-12 15:34
帮顶
作者:
yefengyunjue
时间:
2016-1-12 16:51
帮顶
作者:
阳光奶茶
时间:
2016-1-13 00:03
帮顶
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
