EDA365电子工程师网

标题: 磁珠放置位置问题 [打印本页]

作者: xiaoyu19890210    时间: 2016-1-7 21:47
标题: 磁珠放置位置问题
图中IC的3.3V电源为模拟电源,对噪声十分敏感,LDO产生的3.3V只为IC这个模拟电源供电,且LDO和IC的距离也比较近,请问磁珠放在A点合理还是B点合理?
- f) N# X. Y& ^$ j* w6 j! E

QQ图片20160107214801.jpg (137.57 KB, 下载次数: 3)

QQ图片20160107214801.jpg

作者: chen.che.ch.c.    时间: 2016-1-8 09:19
顶一个....
作者: 12345liyunyun    时间: 2016-1-8 11:12
B点
作者: xiaoyu19890210    时间: 2016-1-8 11:48
12345liyunyun 发表于 2016-1-8 11:12
9 g+ C; X3 G2 b7 m. xB点

3 ]3 e( S8 g9 N  b5 c  g+ i2 Z% p能说说理由吗?! X% G# |0 D$ ~3 D

作者: fallen    时间: 2016-1-8 12:52
显然是A点
作者: Projectaker    时间: 2016-1-8 13:34
不A,难道你要B?
作者: brady.lu    时间: 2016-1-8 15:44
A点滤出进口端高频杂波信号 LDO电源为线性输出
作者: xiaoyu19890210    时间: 2016-1-8 16:31
fallen 发表于 2016-1-8 12:52. L- c9 x; y4 D) Z' S
显然是A点
& r2 b* p! X  q& ^) [* R
我也觉得应该放A点,不敢肯定,能说放A点的好处以及放B点的害处吗?
作者: MStrong    时间: 2016-1-8 17:00
必须是B点
作者: xiaoyu19890210    时间: 2016-1-8 17:23
MStrong 发表于 2016-1-8 17:002 q$ n2 U3 o9 Q8 K% ~! u9 n
必须是B点
8 o' P: j* z% u
理由呢?
作者: 超級狗    时间: 2016-1-9 12:49
A 點優先,噪聲砍得不夠多的話,B 點再放一顆。
* }* G" B- I2 }1 A0 t; K7 `% g' p$ o6 q* L6 e& L  D5 `" K

作者: 超級狗    时间: 2016-1-9 12:58
本帖最后由 超級狗 于 2016-1-12 18:59 编辑
) R* x, T) Z/ }- N. s4 H
xiaoyu19890210 发表于 2016-1-8 17:23
. n3 w/ ~" p6 N理由呢?
' g: Q( W7 T' ?, b
噪聲要儘早在源頭就做阻擋,後面再擋的話,有時候會擴散到其它地方去。
& Y5 S) C: e3 {. U- C1 K' o8 A* @3 q$ l# E2 B! W
B 點後的 IC 如果  CPU 、FPGA…… 這類高速器件,有時候 B 點也需要再多一顆磁珠。
2 P- f' T: z1 P7 H7 k4 e* J2 z
0 Z6 K& j4 a  ^! L因為這些器件,本身就很容成為干擾源。/ ?. \: v6 t) H4 g; L! v( a
' B1 m( M/ L! F
; z% b7 a) S4 [5 g0 _$ E1 E$ ^

) I# v, f- }6 x! E  [+ r" W* b
作者: 意枫.x    时间: 2016-1-9 17:13
真的不错哦
作者: fallen    时间: 2016-1-9 23:56
xiaoyu19890210 发表于 2016-1-8 16:31  V1 z) g' g! M
我也觉得应该放A点,不敢肯定,能说放A点的好处以及放B点的害处吗?
  a. Q& I6 K4 Y  f' s1 K2 |3 T
优先在前端滤掉,然后LDO稳压,即使有问题也可以有多种选择。
作者: lucly    时间: 2016-1-11 11:07
学习了
作者: superhaima    时间: 2016-1-12 09:54
学习了,感谢大神!
作者: zcswinner    时间: 2016-1-12 14:27
A点足以
作者: wangshilei    时间: 2016-1-13 09:58
我说下放B点的害处:  一,增大了电源阻抗。后级IC如有突发电流时,IC的供电波动比较大,不够好。   放LDO输入是恨好的方案
作者: dinorick    时间: 2016-1-15 09:43
学习了
作者: fenglp19    时间: 2016-1-15 13:13
放B点。其实放后面敏感信号的输入端。
作者: rogetxu    时间: 2016-1-18 16:01
xiaoyu19890210 发表于 2016-1-8 17:23
7 J7 u% r- K5 q  f" {: T' R; Y理由呢?

* I& L& Q4 ]% q, Y( U( E1 H同意 负载是 SoC,FPGA 等,建议在B点
5 c# p$ m$ ?- u) F+ n9 M4 H- z% T0 u6 `, s

- I% Q: Q5 k3 D! n
作者: li262925    时间: 2016-1-29 09:39
学习了
作者: li262925    时间: 2016-1-29 09:57
源头降噪   应该是在B点   可以的话可以更靠近3.3V
作者: zsl    时间: 2016-2-16 16:24
好像没有一个固定的答案,不过也长见识了。
作者: 中臣    时间: 2016-3-7 08:49
這樣看,都可以了,仁者見仁智者見智。
作者: fly0537    时间: 2016-4-13 15:17
我觉得B点好一些,100MHZ/600欧姆的磁珠会有40欧姆左右的直流电阻,看你电流多少,压降能不能接受.
作者: ls358    时间: 2016-5-3 16:11
顶一个!!
5 T/ n9 [: D- y7 ~
作者: chengli915    时间: 2016-7-25 10:48
那到底A点放置好,还算B点呢?
作者: dqwuf2008    时间: 2017-5-19 11:52
显然A点好




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2