EDA365电子工程师网

标题: 大家一起来讨论各种串行总线的阻抗要求是怎么来的 [打印本页]
作者: ann_wz    时间: 2016-1-6 20:36
标题: 大家一起来讨论各种串行总线的阻抗要求是怎么来的
例如usb要求90 正负10%，好像usb并没有做任何端接匹配，为什么会有这个特性阻抗值呢，还有ddr3  我们公司例如 xilinx的fpga的设计指南要求的是单端40欧，差分80，大家一起来讨论一下为什么会有这样的阻抗要求？
& W  ?# V0 k$ e& A! w
作者: 菩提老树    时间: 2016-1-6 22:41
源头就是功耗与传输距离的问题；计算好这些之后，协会member就开始综合芯片设计、外围设计、连接器、线缆等设计因素来定义阻抗。所以每一种总线都会有一个阻抗的范围，有的还不小，这是基本的框架。
作者: 12345liyunyun    时间: 2016-1-7 09:34
协议规范。。。
作者: ann_wz    时间: 2016-1-7 17:43
菩提老树 发表于 2016-1-6 22:41( _8 C* \- t; @  d" @
源头就是功耗与传输距离的问题；计算好这些之后，协会member就开始综合芯片设计、外围设计、连接器、线缆等 ...
3 V& g1 @, j' y  D/ E1 y. o
原来如此，菩提老祖，多弄点资料给我们学习吧1 @* q, Z1 h. y4 \8 \3 \) a
作者: 菩提老树    时间: 2016-1-7 21:06
ann_wz 发表于 2016-1-7 17:43' I, t$ p5 c* }. Q, U+ l6 }
原来如此，菩提老祖，多弄点资料给我们学习吧

* W* W1 [& q7 z需要什么样的？协议么？
作者: ann_wz    时间: 2016-1-8 19:04
菩提老树 发表于 2016-1-7 21:06( N8 {0 O* ^$ g3 ?; H9 \
需要什么样的？协议么？

( i, o( @9 e4 O+ q9 g1 } 权威一点design guide之类的资料吧
' m, i6 _  U( W! {
作者: 菩提老树    时间: 2016-1-8 20:53
ann_wz 发表于 2016-1-8 19:04
- `  ?# ]- c8 `4 U" ^& z权威一点design guide之类的资料吧

; c0 ^7 S# s! a这些没有什么guideline，都是协议规范
作者: Marcen521    时间: 2016-1-19 19:29
原来如此
作者: cjdsn    时间: 2016-4-26 01:19
学习了
作者: 980155498cai    时间: 2016-5-27 18:12
常规阻抗匹配是单端50，差分100，DDR3如果数量超过6片的话考虑把地址线主干道上的走线控制40Ω最好，
作者: william_c    时间: 2016-6-4 12:53
有沒有協議規範可以下載參考?
作者: 7878678    时间: 2016-8-1 08:54
阻抗太大   ic 會推不動



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2