EDA365电子工程师网

标题: Allegro DUMMY NET PINS & VIAS ON THE BOARD引起开短路 [打印本页]
作者: dzyhym@126.com    时间: 2015-12-11 14:39
标题: Allegro DUMMY NET PINS & VIAS ON THE BOARD引起开短路
Allegro 出的ipc网表中有些包含DUMMY NET PINS & VIAS ON THE BOARD，是怎么回事？这些多出来的网络在对比网表时引起开短路，删除这些对比网络时就不报了，有没有谁碰到过，解答下？
( O! e6 i" n& I3 a0 D5 h( {  \( x) G5 j- r
- Y! ~5 @  m! O% Z0 ]5 J. ^
6 e- `) y; u: k. ~( i* ]/ U7 Y

2015-12-11 14-38-18.jpg (139.77 KB, 下载次数: 0)

2015-12-11 14-38-18.jpg

2015-12-11 14-40-13.jpg (20.06 KB, 下载次数: 0)

2015-12-11 14-40-13.jpg
作者: 钮兆萍    时间: 2015-12-11 16:55
学习了，谢谢！
作者: 陈荣荣    时间: 2015-12-12 08:47
钮兆萍 发表于 2015-12-11 16:55
7 j6 b2 B" `8 b# O学习了，谢谢！
8 Z1 g/ s, I( V6 M
这个问题我遇到过，当时着急不知道如何处理，谢谢楼主！今天是见识了
作者: dzyhym@126.com    时间: 2016-11-12 17:04
解决方案https://www.eda365.com/thread-141434-1-1.html



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2