EDA365电子工程师网

标题: AD封装设计中勾了keepout [打印本页]
作者: dzyhym@126.com    时间: 2015-11-14 17:03
标题: AD封装设计中勾了keepout
客户在ad中将一个器件的fill设置了keepout(封装中设置），生产那边怎么也转换不出来。
8 W' y6 \( N! i$ h  O不明白为什么这样设计封装，通常keepout是禁止布线用，如需要转换出来不能勾上keepout3 ~% J" b  D6 h$ o7 u4 \; v
6 H; E) C" R' A( g

2015-11-14 16-59-43.jpg (12.04 KB, 下载次数: 0)

2015-11-14 16-59-43.jpg
作者: 钮兆萍    时间: 2015-11-17 10:13
这个会后期生产不出来？？
作者: 5718366    时间: 2015-11-17 13:40
本帖最后由 5718366 于 2015-11-17 13:42 编辑 ; E: c( y2 n- _2 H9 z6 ~

& f/ i3 j0 S/ O7 h+ x元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念
作者: dzyhym@126.com    时间: 2015-11-17 15:51
钮兆萍 发表于 2015-11-17 10:13
) e% l$ ^- ]* t% b- b5 N+ W# \这个会后期生产不出来？？

( a* N5 c0 e$ h3 }8 p) o7 {线路文件铜都没有出来 生产肯定出不来了- i  ?, U% x8 ~* s7 d1 }, Z- N
作者: dzyhym@126.com    时间: 2015-11-17 15:51
5718366 发表于 2015-11-17 13:40
- ?! J- n0 z1 }9 B% k6 C5 J元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念
( n9 V5 @* _8 X; w
看来pcb设计软件互导 安全隐患很大呀
; k  d$ `" m0 d/ d
作者: denniszeng    时间: 2015-11-24 15:20
EDA文件相互之间转换肯定要做CHECK，不可能完全做到全兼容
作者: 悇泺    时间: 2015-11-28 17:03
本帖最后由 悇泺 于 2015-11-28 17:05 编辑 7 E. L+ j0 @- k! ^; \

( h# Q; n. N, Q3 Z* R有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置" w# G! k8 s8 _

Fill.png (28.65 KB, 下载次数: 0)

Fill.png
作者: dzyhym@126.com    时间: 2015-11-30 09:09
悇泺 发表于 2015-11-28 17:038 U# L7 `$ I4 U
有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置

! p# k6 v# \/ G2 O1 c" e( ~那它要输出到光绘怎么解决？勾了就输出不了，不勾又影响禁止，矛盾呀。
# i& w$ s0 A/ v" _2 _4 P



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2