EDA365电子工程师网

标题: AD封装设计中勾了keepout [打印本页]
作者: dzyhym@126.com    时间: 2015-11-14 17:03
标题: AD封装设计中勾了keepout
客户在ad中将一个器件的fill设置了keepout(封装中设置），生产那边怎么也转换不出来。
7 @& P* I8 p" T9 y% F不明白为什么这样设计封装，通常keepout是禁止布线用，如需要转换出来不能勾上keepout
4 N! n9 I8 j- F# Z# f' C/ h% L& _$ p6 f5 G8 L6 W

2015-11-14 16-59-43.jpg (12.04 KB, 下载次数: 0)

2015-11-14 16-59-43.jpg
作者: 钮兆萍    时间: 2015-11-17 10:13
这个会后期生产不出来？？
作者: 5718366    时间: 2015-11-17 13:40
本帖最后由 5718366 于 2015-11-17 13:42 编辑
. {) k! m5 W7 Q6 d) ^! I
1 P3 w1 `: T' a1 g0 x9 t元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念
作者: dzyhym@126.com    时间: 2015-11-17 15:51
钮兆萍 发表于 2015-11-17 10:133 h$ G8 ]$ k8 ~& C. C
这个会后期生产不出来？？

* K2 T# |8 V! z1 a" x线路文件铜都没有出来 生产肯定出不来了
; H$ P7 V/ v% M# w
作者: dzyhym@126.com    时间: 2015-11-17 15:51
5718366 发表于 2015-11-17 13:402 M- j8 H; Y) y8 ~0 p
元件可能是从pads（或allegro）中导过来的，pads（或allegro）中的keepout跟ad中的keepout可不是同一概念
# o% N3 F; U" B5 p7 A. y
看来pcb设计软件互导 安全隐患很大呀
( ^  i! t1 d# r% w2 x
作者: denniszeng    时间: 2015-11-24 15:20
EDA文件相互之间转换肯定要做CHECK，不可能完全做到全兼容
作者: 悇泺    时间: 2015-11-28 17:03
本帖最后由 悇泺 于 2015-11-28 17:05 编辑
2 R; @5 h) J; ]6 {0 y
/ u! R0 k! i1 h0 r5 ~  |有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置' S5 e; _/ u# g* H1 A+ u( J1 u

Fill.png (28.65 KB, 下载次数: 0)

Fill.png
作者: dzyhym@126.com    时间: 2015-11-30 09:09
悇泺 发表于 2015-11-28 17:03# d. c# j$ i( W5 |# T+ I
有时候客户要求禁布顶层有电气属性的line、shape、via，所以才在封装库中做如是设置
4 V& i/ Z0 M" d5 z& D
那它要输出到光绘怎么解决？勾了就输出不了，不勾又影响禁止，矛盾呀。7 Z, ]0 U$ g9 r. R) j: d0 q




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2