EDA365电子工程师网

标题: 如图所示滤波电容。 [打印本页]
作者: 杨悦兮    时间: 2015-11-9 09:29
标题: 如图所示滤波电容。
一般芯片推荐滤波电容都是1UF1NF级别的并在芯片电源端口，如我画的这个图，四层板，电源端口在芯片边缘，芯片在顶层，滤波电容在地层，最后芯片中间肯定我要画一大块地的，请问像我这样可以么？还有这种情况最好的处理办法是什么？我也看过JIMMY的书，但是那种电容滤波都是最理想的情况下。很多板基本都不能达到多打孔。
$ ^) o2 L& [8 n4 D/ |# s3 |: t还有就是假如电容命名为1，2，然后1，2是并联的，我是把1的电源端打一个过孔到电源层，然后在2的电源端打一个到电源层，然后还是1连到2然后在过孔练到芯片？9 Y- b: |0 c$ k* T% }

QQ图片20151109092422.png (10.82 KB, 下载次数: 0)

QQ图片20151109092422.png

1.png (21.12 KB, 下载次数: 0)

1.png
作者: 杨悦兮    时间: 2015-11-9 09:31
还有个问题四层板，3层为POWER ，晶振下面的POWER那里不需要隔离出来吧，就是一整个电源层。
作者: zhangtao2    时间: 2015-11-9 10:25
不需要/ e2 n! I: U' i3 {" W) E8 i
作者: flywinder    时间: 2015-11-9 14:36
杨悦兮 发表于 2015-11-9 09:31: R1 |8 e& l% s0 Q
还有个问题四层板，3层为POWER ，晶振下面的POWER那里不需要隔离出来吧，就是一整个电源层。
# M9 t# \8 O5 b- G2 @
不用( f8 w; Z7 ^9 H# r6 j2 G- _
作者: fallen    时间: 2015-11-9 16:06
1 从芯片出来的电源线与封装的焊盘同宽，尽量短的打孔到第三层。然后从孔走20mil以上的线宽（BOTTOM层）尽量短到滤波电容。' S* X3 b  k: H" [. y  d
2 晶体下面的不需要隔离。# j) V" P& v, ~, m& O
3 你的泪滴太丑了。把那个CURVED点上。
作者: 杨悦兮    时间: 2015-11-10 07:29
fallen 发表于 2015-11-9 16:06
8 m$ x. p8 u: F6 u5 |' U3 l% o1 从芯片出来的电源线与封装的焊盘同宽，尽量短的打孔到第三层。然后从孔走20mil以上的线宽（BOTTOM层）尽 ...
) Z) Z3 W4 u- d5 h
谢谢
作者: infox    时间: 2015-11-10 18:43
不用



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2