EDA365电子工程师网

标题: FPGA IO引脚电压问题 [打印本页]

作者: xd365 时间: 2015-10-30 15:28
标题: FPGA IO引脚电压问题
用的赛灵思spartan3芯片，IO口标准电压是3.3V的。但是发现有一个io口误接了5V的信号，现在暂时还能使用，不知道这样会不会有问题。另外问下大神，哪里能看到io口电压的标准

作者: 菩提老树 时间: 2015-10-31 11:39
长期使用是会出问题的，就像你接触静电一样，偶尔一下没有任何问题，要是你一直都生活在高压下，你不出问题就怪啦。至于IO电压，在电气说明里面都会写明。

作者: xd365 时间: 2015-11-2 09:54

菩提老树发表于 2015-10-31 11:390 V+ [' A1 I8 m/ {
长期使用是会出问题的，就像你接触静电一样，偶尔一下没有任何问题，要是你一直都生活在高压下，你不出问题 ...

就是没找到IO的电气说明才捉急啊

作者: 菩提老树 时间: 2015-11-2 10:57
一定会有的，可能是你找的datasheet不对，因为FPGA的资料比较多，每一款IC都很多文件，所以你要找到对应的，如果没有是不可能的，那样就乱套了

作者: xd365 时间: 2015-11-3 13:55

菩提老树发表于 2015-11-2 10:575 X2 u( e& |% F4 ]% @# l3 z
一定会有的，可能是你找的datasheet不对，因为FPGA的资料比较多，每一款IC都很多文件，所以你要找到对应的 ...

找到了，最高4.6V。看样子我要再改了

作者: 菩提老树 时间: 2015-11-3 14:30

xd365 发表于 2015-11-3 13:55' m* T# t4 v6 [: `1 J0 U$ |; J
找到了，最高4.6V。看样子我要再改了

所以，还是找资料的问题

作者: zhushuiwen 时间: 2015-12-13 22:34
挂电阻分压应该可以吧？

作者: zhushuiwen 时间: 2015-12-13 22:36
挂电阻分压应该可以吧？

作者: zlove1990 时间: 2015-12-17 22:40
你咋挂？留地了？

作者: 超級狗 时间: 2015-12-24 08:58
Xilinx 5V I/O Tolerant FPGA
The Virtex™ product family can interface directly with 5V systems without the need for translation circuitry.

有標示 5V I/O Tolerant 的 FPGA 產品，5V 訊號可以直接灌到 I/O 引腳上；但輸出就只有 3V，必須確認可以推得動周邊的芯片，且 Noise Margin 會變小。沒有標示的最好就用 Level Translator 或 Level Shifter 隔開。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)