EDA365电子工程师网

标题: ORCAD 封装引脚对齐 [打印本页]
作者: 哈达恋    时间: 2015-10-29 21:03
标题: ORCAD 封装引脚对齐
使用cadence三个月了，还没体会到比altium designer好在哪里，画的基本都是两层板，没有用到什么特殊工具，觉得cadence把简单的事情复杂化了，很浪费时间，AD半小时可以完成的事情，cadence差不多要1-2小时。。。, ]( ?! \0 U! S8 o
不由得开篇感慨了一下。。。。
% W' v7 H) f) G$ n7 r. _1 T   
4 _/ \2 d  t* n   如上图，我画了个原理图元件封装，已经网格对齐了，也对属性进行了一些设置$ V- B. _. v% D0 S

. x1 u& V* v/ b6 r9 c. Z" t    但是到了原理图绘制界面时，就是不对齐，它就是不对齐！！！，还变了模样！！~！！你说这是闹哪样？？？？？？？, N' P7 }$ O% [

$ V! R7 E% l+ U( s) }    朋友们，你们提醒我下怎么解决吧。。。我没招了。感谢~2 I9 F+ M( G; ?# c# P& `' F) r
! w; l7 U0 S% L4 F" [+ i! S4 f  d
作者: 哈达恋    时间: 2015-10-29 21:20
坑死了，我画完保存，重新打开还是原来的模样。。。
作者: 12345liyunyun    时间: 2015-10-30 00:00
外面那虚线框没对齐
作者: 哈达恋    时间: 2015-12-19 21:03
12345liyunyun 发表于 2015-10-30 00:00
8 X; y$ K: E! A. L7 d外面那虚线框没对齐

) j; _; O* L# f1 t# E; B这个有可能，我后来关闭重启电脑就好了。。。5 L0 r  s* G# L, ]! B- u/ E




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2