EDA365电子工程师网

标题: DDR3 跑1600M 差分CLK有最短走线长度要求吗？如最短600mil [打印本页]
作者: qingshanke    时间: 2015-10-28 17:20
标题: DDR3 跑1600M 差分CLK有最短走线长度要求吗？如最短600mil
如题
2 S; ]) u  e0 t  k
作者: Head4psi    时间: 2015-10-28 17:42
可能會有問題，但不是必然，與 DQS 有關係，也與 DDR3 Controller 有關。
作者: Coziness_yang    时间: 2015-10-28 19:51
高速信号的传输线都有最短走线问题，因为传输线太短，阻抗不连续，会在这段不连续上来回反射，这样信号质量会比较差，线长大于500mil以上，反射回来的信号会在这段线上损耗掉，不会来回反射。
作者: qingshanke    时间: 2015-10-28 20:28
Coziness_yang 发表于 2015-10-28 19:510 V4 P# y/ F5 E  S: h
高速信号的传输线都有最短走线问题，因为传输线太短，阻抗不连续，会在这段不连续上来回反射，这样信号质量 ...
8 i# {: ?( P: h- L$ |& v
现在是走线CLK只有420mil的样子，但包括pin delay的话有600mil以上，不知道这样符不符合要求。手册上是600-1400mil# U4 a6 _0 \) z& Y9 Y( W, {
作者: cousins    时间: 2015-10-29 09:12
有最短要求。根据controller和ddr共同决定。
4 B6 v3 P, K" m) M3 H你要满足时序要求，太短了对其他走线设计有很大难度，如，dqs，dq，addr，cke，csb难以做到合理的长度差，特别是两颗以上走菊花链的addr。  O% U7 l5 Y& ?% D  z8 ^2 L
同时你还要考虑散热以及电容摆放的位置，所以600mil以上会是一个不错的选择。这个600mil不包括pin delay。
作者: qingshanke    时间: 2015-10-29 10:00
cousins 发表于 2015-10-29 09:12
5 _& [/ v" v1 v3 h有最短要求。根据controller和ddr共同决定。% o$ c& |4 q& D! j; d! I
你要满足时序要求，太短了对其他走线设计有很大难度，如，dqs ...
6 m1 S  ^4 E; m' }/ i+ x" _2 I
这个是单片的ddr，所以线长是满足要求的，电容散热评估了下应该也ok
& p- H$ ~' T& o
作者: cousins    时间: 2015-10-29 10:06
qingshanke 发表于 2015-10-29 10:00
' h0 V9 p6 j' A3 s3 r这个是单片的ddr，所以线长是满足要求的，电容散热评估了下应该也ok
9 q8 R& A4 p- I; [+ M
满足线长要求就可以。
4 E+ Y% w7 d3 m. |2 V9 D) E( s那么clk你只要满足design guide 的要求就没有问题。% g4 K3 U2 |1 C$ x9 i! {
说句题外话：即使你不满足design guide的线长，只要做了仿真，确定时序裕量没问题，就不用担心。
0 g0 e& h" \0 Q# z" {6 h: M至于ddr3的反射，振铃,单颗DDR，有合适的odt不会有很大的问题
! M3 s, F0 a' Y/ P
作者: qingshanke    时间: 2015-10-29 12:17
cousins 发表于 2015-10-29 10:06$ i3 I/ |7 y8 G' W4 J
满足线长要求就可以。# B, w  G1 I  b; n! H
那么clk你只要满足design guide 的要求就没有问题。
$ t( n0 u" v' d4 X6 `5 f说句题外话：即使你不满足de ...
( Q! A: H4 _/ C0 h5 _1 P* i- {$ R
保险起见，还是绕到600mil以上吧。。。9 H9 L3 i/ ?& b& {; w* }
作者: Coziness_yang    时间: 2015-10-30 20:59
qingshanke 发表于 2015-10-28 20:282 \6 q2 m) ]5 |3 a
现在是走线CLK只有420mil的样子，但包括pin delay的话有600mil以上，不知道这样符不符合要求。手册上是60 ...

) k, z- `8 d  ~( H+ ^  ~我所说的500mil是从信号的角度来分析，因为传输线太短会引起信号的来回反射。
作者: Head4psi    时间: 2015-10-31 08:21
Coziness_yang 发表于 2015-10-30 20:59
7 y7 f  d# m0 u5 I我所说的500mil是从信号的角度来分析，因为传输线太短会引起信号的来回反射。

4 K/ n2 G! c) ~& F& @8 D* ]/ p* A為什麼 "传输线太短会引起信号的来回反射 "  呢？你確定你這樣的想法正確嗎？& p3 @; s- x% Y! G' R' T4 u

0 q/ j1 z( A- x2 `3 l2 A7 I4 j: y. h; |7 {/ q. v0 u
會反射是因為阻抗不匹配，而不是互連線的長短。1 A* W! \# {- ]' C5 ~- S
短的互連線反而比較不會有信號完整性問題，樓主的短走線設計. Z! W! k6 w/ m  k5 r7 n" d
若會出問題則是時序方面的問題，不是传输线反射的問題。1 L- _2 i- z" Y: z. C; j8 x

! r( j! n( }8 a9 }) Q: w) Z
$ W5 n3 n* q, C1 [* }% F: s0 E3 d) Q2 \- u+ \4 n% W2 M
' l+ t% ?7 r7 W/ q& Q" m5 E

0 Y: n/ f* o1 W* W  e
作者: Coziness_yang    时间: 2015-10-31 18:54
Head4psi 发表于 2015-10-31 08:21% h8 E* r; H0 d) J* s8 ?/ n
為什麼 "传输线太短会引起信号的来回反射 "  呢？你確定你這樣的想法正確嗎？
" y/ j3 t7 z! W& u9 j, L8 z ...
8 k4 }) Z# U; r% A9 t' W
由于连接器处阻抗必然不连续，那么信号会在CPU与连接器处来回反射，如果线长太短，从连接器反射回来的信号没有损耗掉，继续从CPU端反射到连接器端，这样就会形成二次反射，但是线长够长的话，信号从连接器端反射到CPU的路径上被损耗掉了，那么就不会再形成二次反射。0 e9 I7 F: ?4 [4 r1 A* A2 W; R
之前可能没有讲得太清楚。
, @! X' y$ C* x! n: \  f



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2