EDA365电子工程师网

标题: DDR3 跑1600M 差分CLK有最短走线长度要求吗？如最短600mil [打印本页]
作者: qingshanke    时间: 2015-10-28 17:20
标题: DDR3 跑1600M 差分CLK有最短走线长度要求吗？如最短600mil
如题
4 C8 c9 G. H4 h7 b, D4 N% ^3 Z; R3 z; f
作者: Head4psi    时间: 2015-10-28 17:42
可能會有問題，但不是必然，與 DQS 有關係，也與 DDR3 Controller 有關。
作者: Coziness_yang    时间: 2015-10-28 19:51
高速信号的传输线都有最短走线问题，因为传输线太短，阻抗不连续，会在这段不连续上来回反射，这样信号质量会比较差，线长大于500mil以上，反射回来的信号会在这段线上损耗掉，不会来回反射。
作者: qingshanke    时间: 2015-10-28 20:28
Coziness_yang 发表于 2015-10-28 19:51
* }/ U) Q( R* a  j+ C9 X3 {+ I高速信号的传输线都有最短走线问题，因为传输线太短，阻抗不连续，会在这段不连续上来回反射，这样信号质量 ...
$ s# ^3 X3 \% a
现在是走线CLK只有420mil的样子，但包括pin delay的话有600mil以上，不知道这样符不符合要求。手册上是600-1400mil; O4 n" v7 U8 ~3 ?
作者: cousins    时间: 2015-10-29 09:12
有最短要求。根据controller和ddr共同决定。1 p$ i" c% k. ?" s; n! `2 J5 u! W# g
你要满足时序要求，太短了对其他走线设计有很大难度，如，dqs，dq，addr，cke，csb难以做到合理的长度差，特别是两颗以上走菊花链的addr。6 F' z6 R3 E  S& A. Q  r4 O0 S, d. y( k
同时你还要考虑散热以及电容摆放的位置，所以600mil以上会是一个不错的选择。这个600mil不包括pin delay。
作者: qingshanke    时间: 2015-10-29 10:00
cousins 发表于 2015-10-29 09:12
2 j# F! n  I  D- T. r1 K: Q4 w5 L有最短要求。根据controller和ddr共同决定。( S" G( ?. y6 b2 S6 G4 I1 f
你要满足时序要求，太短了对其他走线设计有很大难度，如，dqs ...

- R* V& E% G' I$ O* ]这个是单片的ddr，所以线长是满足要求的，电容散热评估了下应该也ok
) a0 x+ n* ?  B: J8 {* m: H2 L; O2 W0 t
作者: cousins    时间: 2015-10-29 10:06
qingshanke 发表于 2015-10-29 10:00
  r& p, C7 c# `, ?+ r$ B" s这个是单片的ddr，所以线长是满足要求的，电容散热评估了下应该也ok
( [1 B" f3 n6 ~* g
满足线长要求就可以。3 j- ^+ e: }* v; z
那么clk你只要满足design guide 的要求就没有问题。# N5 N. W3 p3 v, V' l4 m6 ]+ F
说句题外话：即使你不满足design guide的线长，只要做了仿真，确定时序裕量没问题，就不用担心。# s2 J  f7 _( }% r) E4 x
至于ddr3的反射，振铃,单颗DDR，有合适的odt不会有很大的问题
) h' ^/ P+ A' L8 }+ ~
作者: qingshanke    时间: 2015-10-29 12:17
cousins 发表于 2015-10-29 10:06
" ^0 {4 ?! a9 ]8 ]- l满足线长要求就可以。
( k$ {. \. K5 w- Y, g" p7 d% K那么clk你只要满足design guide 的要求就没有问题。4 w' k' u& Z& ]% s' u
说句题外话：即使你不满足de ...
. v  M% t/ k' m
保险起见，还是绕到600mil以上吧。。。# b0 f% M% T) Z( R1 L3 {& K
作者: Coziness_yang    时间: 2015-10-30 20:59
qingshanke 发表于 2015-10-28 20:282 A& @6 y( G; ]* Y5 A, ?
现在是走线CLK只有420mil的样子，但包括pin delay的话有600mil以上，不知道这样符不符合要求。手册上是60 ...

( X4 C$ I$ y: Y( T: M4 \我所说的500mil是从信号的角度来分析，因为传输线太短会引起信号的来回反射。
作者: Head4psi    时间: 2015-10-31 08:21
Coziness_yang 发表于 2015-10-30 20:59
% x4 Z$ b- H) Y我所说的500mil是从信号的角度来分析，因为传输线太短会引起信号的来回反射。
3 |& |: b6 V" S" M3 O! C
為什麼 "传输线太短会引起信号的来回反射 "  呢？你確定你這樣的想法正確嗎？
, \$ I9 A% _- p1 B- }4 T. s) t6 Y- X6 J
1 i! d0 w& U) D# P; e
會反射是因為阻抗不匹配，而不是互連線的長短。2 K5 i- b+ b4 k- c
短的互連線反而比較不會有信號完整性問題，樓主的短走線設計+ N1 P* c/ ]  F
若會出問題則是時序方面的問題，不是传输线反射的問題。# Z3 j7 }, t2 p- H9 {0 T
3 k; `$ i* S' o( A; y& d

5 x1 l- o# `6 o8 R2 t- j9 b7 v0 ~* A  b

9 s4 q/ V# n1 G/ m/ I; Q3 \/ h' K7 _1 w3 E" J, X9 Y3 l
作者: Coziness_yang    时间: 2015-10-31 18:54
Head4psi 发表于 2015-10-31 08:21
; E1 [6 c8 ?' G) k為什麼 "传输线太短会引起信号的来回反射 "  呢？你確定你這樣的想法正確嗎？
. R" P8 Q( ?6 \6 [ ...

8 a- q2 R5 k( A/ w  o- |由于连接器处阻抗必然不连续，那么信号会在CPU与连接器处来回反射，如果线长太短，从连接器反射回来的信号没有损耗掉，继续从CPU端反射到连接器端，这样就会形成二次反射，但是线长够长的话，信号从连接器端反射到CPU的路径上被损耗掉了，那么就不会再形成二次反射。
2 m# ~/ U. }; j2 U! e6 j9 I之前可能没有讲得太清楚。
& X: O/ }9 w) _& y4 W  W



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2