DDR3布线时的一些疑惑，求指导

cewtf

各位大师下午好，小弟最近在研究DDR3布线，也尝试自己动手实际练习，但是在布线的时候发现了一些比较让我疑惑的问题，首先，按照分组，很多文档上面都说分组的11根线都要求在同一个平面上，但是小弟在看芯片推荐布线手册的时候发现DQS+,-都布在了表层，跟另外9根线都不在同一个平面上，我的理解是为了方便做差分阻抗。不知道我的理解对不对，还有就是如果这样说的话是不是说这分组上面的线其实只要求数据线在同一个平面上面就行了呢？还请各位大师有空的话帮我理解一下这个问题。
1 j; v+ t0 h! f* f7 p1 q/ n

古未欲雪

cewtf 发表于 2015-10-30 09:56
' X0 j! s4 h- ]其实我的等长也调的不太好，很多细节还是没有考虑到，我也是在练手。。。要向大师们请教。。。

) d: R$ g+ f+ k/ v) ]加个好友一起学习呗，想你请教1204094381
+ |6 o* a/ O* ?' |( O2 ]

cewtf

zc333 发表于 2015-10-29 17:47
楼主你的等长怎么的做的     加个好友企鹅202980656  向你请教

& w8 g. S& t* z& M$ O其实我的等长也调的不太好，很多细节还是没有考虑到，我也是在练手。。。要向大师们请教。。。
( w3 X# n- ]1 f8 e" o; M

zc333

楼主你的等长怎么的做的     加个好友企鹅202980656  向你请教

cewtf

阿斯兰 发表于 2015-10-29 15:40
总线在连接的时候要写上网络标号，like this

6 ?" h9 _/ ]3 ^6 L1 r' R2 B% k好的，谢谢！我试试去！

阿斯兰

cewtf 发表于 2015-10-29 10:55
3 Y8 r* l% r7 g8 p3 i3 `! o4 j% H我不知道为什么，总线老是连不上。DRC的时候总是提示我错误，我看错误显示的就是未连接，所以我就一直是 ...

总线在连接的时候要写上网络标号，like this

* K: @; R( O$ b
8 a# Q/ r# M6 _: e! p3 R( d

cewtf

阿斯兰 发表于 2015-10-28 16:59
% a) {7 m7 j! ^8 |4 z* m目测MCU侧也没有问题，建议数据和地址用总线连接比较好

我不知道为什么，总线老是连不上。DRC的时候总是提示我错误，我看错误显示的就是未连接，所以我就一直是这种接线方式。
4 O$ v1 `' K$ q4 v

cewtf

dzkcool 发表于 2015-10-29 08:08
! w3 C8 G# M. a; g, mMCU没什么问题，不过有的厂商会要求将无用的DQS管脚端接，具体参考datasheet。

3 D8 `" N+ a* O7 ?. f/ I( p( H0 E6 A好的，谢谢版主的回复和热心提醒，我会再去读一读手册的，谢谢！
) l$ A2 l0 B+ n

dzkcool

MCU没什么问题，不过有的厂商会要求将无用的DQS管脚端接，具体参考datasheet。

阿斯兰

cewtf 发表于 2015-10-28 16:14
谢谢版主大人的回复，最后一张MCU部分的图，我感觉也应该没有问题的。还麻烦版主大人也顺便看一下吧。谢 ...

目测MCU侧也没有问题，建议数据和地址用总线连接比较好

cewtf

dzkcool 发表于 2015-10-28 15:40
DDR这边没有问题。

7 ?! |- }# T) `  ~% g5 z谢谢版主大人的回复，最后一张MCU部分的图，我感觉也应该没有问题的。还麻烦版主大人也顺便看一下吧。谢谢了~~

dzkcool

DDR这边没有问题。

cewtf

dzkcool 发表于 2015-10-28 14:52
1 A- V* @/ A4 S. x% j1 S内层可能没有空间了，所以DQS+,-都布在了表层。同组同层也是为了控制时序方便，如果没有时序问题，那倒没关 ...

感谢版主大人的回复，还想请教一下，我自己阅读手册发现，这可能是一个64位的布线，底层应该还有两个DDR3芯片，只是没有画出来，而且中间还少了一层，手册也是坑爹啊，该是飞思卡尔官网下载的的。坑。。。。
; V3 D6 @8 h$ F如果我想组成一个32位的系统，那么我这种连接方式是否正确呢？

dzkcool

内层可能没有空间了，所以DQS+,-都布在了表层。同组同层也是为了控制时序方便，如果没有时序问题，那倒没关系。

cewtf

小弟在补充一下图片。图片上面箭头指的，是DQS+-。