EDA365电子工程师网

标题: allegro铜皮导致的短路 [打印本页]
作者: dzyhym@126.com    时间: 2015-10-26 13:10
标题: allegro铜皮导致的短路
客户反馈板有个地方作短路了。一看原来是铜皮没有被genesis正确导入导致短路，可惜只有gerber，没有pcb，不知道pcb是如何铺的铜皮导致这个问题的产生。# x% V5 W, V& z, u1 l: j
有没有谁碰到过？allegro比较少出现这个问题，好像update drc会检查铜皮错误。
0 Y7 G5 Q: {# L- c% Q- ?; D
3 D- p, w' ~5 i* R/ x  d
. m' A7 g2 Q6 w' d0 J正确的文件应该如下：; ?2 h, M$ P7 g# s

% \% F* `9 f7 f! J! s& H+ |4 F+ O$ {, e5 M4 V

1.jpg (29.83 KB, 下载次数: 0)

1.jpg

2.jpg (36.1 KB, 下载次数: 0)

2.jpg
作者: 5718366    时间: 2015-10-26 17:33
用allegro5年，还真没出现过这种问题，正如你所说，铺好铜后，要是有短路或间距小于设计规则会报错。/ A( O" O& B) {
这个可能是因为走线的时候变换了宽度，造成的一个尖角短路
作者: dzyhym@126.com    时间: 2015-10-26 17:44
5718366 发表于 2015-10-26 17:33
* j. q% f3 L0 I! c5 O" D: `用allegro5年，还真没出现过这种问题，正如你所说，铺好铜后，要是有短路或间距小于设计规则会报错。5 [" ]% O  d6 q% e, a, t- t: j( Y
这个 ...
0 ]0 W4 ^7 a. G9 {
不是线宽变化引起的 是铜皮引起的 因为调入光绘时提示有自交叉铜皮 线宽不会引起这个问题# A  F5 `  f6 j# k0 W
# q" d; W0 G+ K& c3 j. X
作者: dzyhym@126.com    时间: 2015-10-29 17:54
今天又一个这样的问题板  大家一定update drc呀
8 h( B7 Y8 g2 z, Y5 S* ^
' [6 s! |2 p6 N. B. b" s
) h* x5 K$ ^& E1 j2 ^* @: g- O3 F1 O0 B, l. A% n

1.jpg (19.9 KB, 下载次数: 0)

1.jpg

2.jpg (25.65 KB, 下载次数: 0)

2.jpg
作者: 65770096    时间: 2015-10-30 15:07
感觉是规则设置的问题，感觉像测试点什么的，shape to test point？
作者: dzyhym@126.com    时间: 2015-10-31 08:39
65770096 发表于 2015-10-30 15:07
3 P, h3 W2 f. z* b4 x9 w: M$ L9 G感觉是规则设置的问题，感觉像测试点什么的，shape to test point？
/ n- j5 X& K" k! h
不是测试点
/ J, I- B- \' G
作者: wwwwwwwwwqq    时间: 2015-11-6 20:06
我觉得update drc是一个， 还有好像没有update to smooth,update to smooth后应该不会这样子
作者: ann_wz    时间: 2015-11-7 08:40
pads画的板子还是有可能的，allegro应该不太可能
作者: denniszeng    时间: 2015-11-24 15:26
什么软件都有可能，只是DRC没做好
作者: dzyhym@126.com    时间: 2015-11-24 16:10
ann_wz 发表于 2015-11-7 08:40
' h3 k/ W3 O: z, Z; g  c. epads画的板子还是有可能的，allegro应该不太可能
7 E8 l' Q% P5 F, t# v3 S: T
百分百allegro 因为光绘文件的后缀是.art 9 G7 J8 a0 S2 u9 h% h' Z6 [' T




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2