EDA365电子工程师网

标题: 为什么去耦电容不能全部放在一起 [打印本页]
作者: hgsky    时间: 2007-12-25 10:24
标题: 为什么去耦电容不能全部放在一起
　刚才被老大指出我布局的错误，我将所有结地的电容放在一快，他说这样完全没有意义，一个管脚对应一个电容，请教为什么这样说　　) v. Q9 V2 v5 k4 p2 ?! x
　还有个疑问，在ＰＣＢ板布局有限制的情况下，如果按原理图　一个管脚对应一个电容，那空间完全不够，如何解决这个问题呢？
作者: Allen    时间: 2007-12-25 11:04
提示: 作者被禁止或删除 内容自动屏蔽
作者: hgsky    时间: 2007-12-25 12:21
但是　当空间已经很小的时候，这些东西该怎么放呢？或者我直接按你说的，把这些小电容换成一个大电容　，能不能取到效果呢？- E0 a/ o/ d! H
　　我是不敢问他．．他好严肃．．
作者: dingtianlidi    时间: 2007-12-25 13:03
原帖由 hgsky 于 2007-12-25 12:21 发表
, a, r% ]  C3 G( b  k: e# f但是　当空间已经很小的时候，这些东西该怎么放呢？或者我直接按你说的，把这些小电容换成一个大电容　，能不能取到效果呢？
3 w0 N$ I. U+ s% I1 x- x　　我是不敢问他．．他好严肃．．
! a5 R% y  M1 }4 u; j
做出废板出来那可就完了那可要打包走人啊:lol :lol :lol
作者: Allen    时间: 2007-12-25 13:07
提示: 作者被禁止或删除 内容自动屏蔽
作者: changxk0375    时间: 2007-12-25 13:16
提示: 作者被禁止或删除 内容自动屏蔽
作者: heihei    时间: 2007-12-25 15:41
感觉楼上的是老大!
作者: butterfl6    时间: 2008-1-3 19:05
尽量先把小的放在附近，大的可以放远一点
作者: superlish    时间: 2008-1-4 11:38
尽量放置了
作者: zskillpigs    时间: 2008-1-8 17:47
你跟他说放一起也有好处，这样等效电阻会很小哦
作者: lynnyunx    时间: 2009-9-16 17:03
来学习
作者: 袁荣盛    时间: 2009-9-16 17:38
小电容有去耦半径限制+ i, f' d8 p3 U$ l
所以要分散开
作者: John-L    时间: 2009-9-17 09:12
你老大说得很对，你要虚心接受., Y# r0 [$ w5 \+ z' T% A
这种小电容就是拿来打破芯片内部耦合的，越近反应速度越快，去耦效果越好。
) |+ E7 \7 q$ y5 N$ n, y如果实在没空间，可以适当减少数量，依靠去耦半径来去耦。
作者: John-L    时间: 2009-9-17 09:13
我晕，谁挖坟来的？
作者: foxconnwj    时间: 2009-9-18 22:33
个人认为应该是每一个电源都放一个小电容
作者: lizhuan5566    时间: 2009-9-19 09:07
每个芯片 电源引脚都连一个去耦电容，正面放不下。放背面@！ 就这样做的。
7 s. G* U+ `/ t$ V8 {0 H% {( n; X/ Q0 G8 i' a+ r! s- O7 i
我每次TQFP-240的芯片，背面都放20多个去耦电容的。一个电源引脚对应一个！@#
作者: lizhuan5566    时间: 2009-9-19 09:08
怎么会放不下呢@！
作者: soyabean    时间: 2009-9-19 09:33
小电容一定要离芯片很近，减少分布电感。大的电容可以离远些
作者: lisaliang0520    时间: 2009-10-21 14:06
kao jing fang
作者: xiaomujie    时间: 2009-10-21 14:26
来学习
作者: wcn312318697    时间: 2011-9-7 14:41
哈哈，学习了！！
作者: chinaliu3214    时间: 2011-9-7 16:57
作者: maman    时间: 2011-9-7 18:38
肯定是每个PIN脚放置一个电容，原理图上是为了方便才把几个电容放在一起，放不下可以放在背面，打几个过孔就可以了。
作者: longzhiming    时间: 2011-9-7 21:26
wcn312318697 发表于 2011-9-7 14:41 1 q1 q$ G# V4 d- m
哈哈，学习了！！

4 w# C7 h7 `8 ]0 {' D! A0 f几百年前的坟都被你挖出来了......
作者: 飞跃疯人院    时间: 2011-9-7 22:54
又挖出来了
作者: wcn312318697    时间: 2011-9-8 08:29
longzhiming 发表于 2011-9-7 21:26
  z8 k. B4 g3 Q几百年前的坟都被你挖出来了......
" P3 p' [0 d5 U6 ]- r# n5 j
哈哈，虽然是旧帖，但还是得感谢谢楼主和各位大哥的分享啊
作者: jisuanji20    时间: 2011-9-30 14:03
注意电容的 谐振频点 以及  去耦半径！ 0 \+ t8 V) N/ A5 L# ^8 F
作者: braveboys    时间: 2011-10-3 21:55
尽量多放，实在放不下就稍微往外一些  U2 ?2 r7 I6 z3 p% p
算下不同容值的去藕半径，其实还是蛮大的，放在周围就可以了
6 Q; c: P$ q1 D% H  X, B+ W" B可以参考下xilinx的demo板
作者: jpyang    时间: 2011-10-4 20:59
感谢挖坟前辈，学习了
作者: daihao4360    时间: 2011-10-10 13:21
{:soso_e183:}
作者: procomm1722    时间: 2011-10-11 16:32
這應該是PI 的問題% V  E7 U# z7 M
解耦電容不能隨便放 , 會放一起是把它當成供電的用途.& k; [, ^' @! N! X/ H' `
但是若是以電源阻抗的角度來看, 這樣放的確無意義. 考慮到解耦範圍的問題應該是要繞著  IC  來擺.4 D* Q0 H" W; D" ~6 F0 i( s3 ?6 p
容值越小,解耦範圍越小,但適用的頻域越高. 容值較大, 解耦範圍也大 , 但適用的頻率也低.



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2