EDA365电子工程师网

标题: allegro 16.6 打孔偏移 [打印本页]
作者: TCCZY    时间: 2015-10-20 17:39
标题: allegro 16.6 打孔偏移
各位大神有谁知道16.6版本， 从pin脚走线出来打孔时总是出现偏移是什么原因啊？同时在移动元器件时，无法自动捕获格点！
7 z) b# U4 @0 M$ R5 q. s
作者: 12345liyunyun    时间: 2015-10-20 17:47
看一下格点是不是太大了
作者: wolf343105    时间: 2015-10-20 17:53
一个是格点太大,另一个是,offset x y不一致.
作者: dzkcool    时间: 2015-10-20 19:17
布线时，把这个选项勾上" h* N0 L; z0 f' g$ E  F6 U
" Y9 k  u( H( A# ?5 D
作者: kinglangji    时间: 2015-10-20 19:21
楼上几位基本说全了吧~~
作者: TCCZY    时间: 2015-10-21 08:41
dzkcool 发表于 2015-10-20 19:17
; G+ H, w% i. X+ w6 K+ x" `3 X布线时，把这个选项勾上

0 T0 i; [- j! E9 j: E: p不是这个原因，Gridess勾上了的，应该是由于自定义里面，某项被我勾选了，之前我电脑有点跳帧，然后看某位大神的帖子给勾选了，现在找不到那篇帖子的设置了，结果走线时就出现这种问题了！
作者: TCCZY    时间: 2015-10-21 08:43
wolf343105 发表于 2015-10-20 17:53* t/ k: a; t" `" J$ h% S
一个是格点太大,另一个是,offset x y不一致.

3 h5 O, M0 [" u0 z  B( woffest x y 不一致如何更改啊; \1 s* k" ]% R/ ~8 M5 }5 c
作者: TCCZY    时间: 2015-10-21 08:44
12345liyunyun 发表于 2015-10-20 17:47
. Q& b, t* m% E/ y. F+ f看一下格点是不是太大了
* I' G8 n. M; b6 L& [/ q- R% R
不是格点大小的问题，移动元器件时都不会自动抓取格点了% t* S; G2 Y, r! g* L6 ?2 l& a
作者: wolf343105    时间: 2015-10-21 08:59
TCCZY 发表于 2015-10-21 08:434 G( O  I7 i4 I; w
offest x y 不一致如何更改啊
. ]4 F8 f1 v% C2 i5 s5 O
x y 是,08 w" J9 p  |* ^+ T3 M% \2 W
作者: TCCZY    时间: 2015-10-21 09:09
wolf343105 发表于 2015-10-21 08:595 [+ {8 g* J& B3 i9 X2 n* u( D
x y 是,0
. X( J2 f/ A7 H9 ~" K
我的设置也是零
! @, f0 S3 ?$ T, e0 q! _& O# T

10.jpg (56.5 KB, 下载次数: 0)

10.jpg
作者: jkljop    时间: 2015-10-21 09:13
以前也碰到过，换了下版本就好了
作者: TCCZY    时间: 2015-10-21 09:15
jkljop 发表于 2015-10-21 09:13
' O: b3 R+ [. o( ~6 i) W! h以前也碰到过，换了下版本就好了
. h- I4 V# |9 v- l5 i$ ?
额，我从16.6，换到16.5一样时这样，可能是封装问题吧，5的格点，pin脚与格点无法对其
作者: anhoal    时间: 2015-10-21 11:39
要不你把原点移到你当前要拉线的Symbol的某个PIN 上，再设置格点。
作者: woaidashui    时间: 2015-10-21 11:46
樓主，我敢保證是你的格點問題，不信你把格點設置為0.01試試。。。。
作者: TCCZY    时间: 2015-10-21 13:37
woaidashui 发表于 2015-10-21 11:46
; g/ \' w& `6 c! k- U, T$ r: J樓主，我敢保證是你的格點問題，不信你把格點設置為0.01試試。。。。

: o  H% m  S  W3 l0.01是可以，但是请考虑工作效率问题啊！* W# N/ `4 E+ @9 {
作者: 12345liyunyun    时间: 2015-10-21 15:40
TCCZY 发表于 2015-10-21 08:44
4 d0 y2 B9 ?5 L2 I* S. F不是格点大小的问题，移动元器件时都不会自动抓取格点了
0 s. {: b5 D: R" W+ U
你把格点打开，再截个图出来给大家看一下，基本上就是格点设置太大，与封装对不齐导致的
, `- W! b2 ]; \6 S& U
作者: TCCZY    时间: 2015-10-21 17:34
12345liyunyun 发表于 2015-10-21 15:40
/ s5 P! K/ |4 a4 H# J% n! I1 V0 x你把格点打开，再截个图出来给大家看一下，基本上就是格点设置太大，与封装对不齐导致的
! {3 V% v6 r3 y2 D2 z. Z
已经解决了，是封装工程师做封装时格点设置问题！导致走线时5格点无法对齐，感谢各位的解答了
% J1 @  X" j. v. Z' l1 a
作者: woaidashui    时间: 2015-10-21 19:21
TCCZY 发表于 2015-10-21 13:37
3 o9 N" x0 |; Z/ b! {0.01是可以，但是请考虑工作效率问题啊！
7 M; _+ D: T8 \8 C. z$ _
allegro本來就是這樣，打孔不管勾不勾選girdess，孔一定會打在格點上。打偏肯定是因為格點問題，你把格點設置成100試試，打的更偏。不過我師傅他們走線設置格點4，我從來都是設置0.01。placement設置格點4
作者: woaidashui    时间: 2015-10-21 19:37
TCCZY 发表于 2015-10-21 17:34
" h# a: e( v) a已经解决了，是封装工程师做封装时格点设置问题！导致走线时5格点无法对齐，感谢各位的解答了
0 ?0 D5 r& x. Y; K. e$ G
封裝我做了一年，板子我也lay了一年，封裝在製作的時候，格點可以隨意設置。板子place封裝的時候，唯一影響抓取格點的是封裝的原點。對於你說的，除非該封裝上PAD到PAD的距離是5MIl的時候，且封裝PAD在格點上的時候，出來的via才可以與PAD對齊。我們做的封裝為何非要讓5格點對齊，為何不是6格點對齊，為何不是100格點對齊，為何不是0.001格點對齊？？？？本身是layout的事情，不知道為何把這些不是問題的問題推到封裝工程師身上，我最噁心這些。我可以明確的告訴你，這個via打的齊不齊根本沒有人在乎，高級layout，從來不關心這個，他們只關心電源載流和信號質量。。當然，這都是我師父給我說過的。" L% |# k8 V# d. G) t& W4 Q" z8 j
作者: TCCZY    时间: 2015-10-21 23:52
woaidashui 发表于 2015-10-21 19:379 T9 M& [" l! Q9 T) |# l
封裝我做了一年，板子我也lay了一年，封裝在製作的時候，格點可以隨意設置。板子place封裝的時候，唯一影 ...
) B9 }* \0 @8 ]0 x6 Q+ k& a
我没有诋毁封装工程师的意思，但是我的这个项目的两个封装确实是那样的，我公司有自己的封装设计规范和layout规范，以便全程统一规范的加快成品进程，所以并不是你所谓的诋毁，谢谢！
# A6 ?. F& A2 W  C+ J' l( J
作者: ayalcy    时间: 2015-10-22 08:59
将右键中的EN开头的勾去掉，就应该可以了
作者: 65770096    时间: 2015-10-22 10:22
ayalcy 发表于 2015-10-22 08:595 u) ]- \9 B4 B
将右键中的EN开头的勾去掉，就应该可以了
2 i) J  ?5 e1 j  m" Q
我觉得是这个原因( S+ w: |5 V# j; a
作者: canghaimurong    时间: 2015-10-23 17:04
遇到过 装完补丁 没再出现过



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2