EDA365电子工程师网

标题: PI仿真工具里对过孔的影响是如何确定的？ [打印本页]

作者: 8051a 时间: 2015-10-19 22:43
标题: PI仿真工具里对过孔的影响是如何确定的？
请问对PI工具熟悉的大虾们，PI仿真里过孔的影响如何确定？我在SIWAVE里做端口阻抗扫描，发现无论怎么设置电源或者接地过孔的孔壁沉铜厚度，最终仿真结果都没有变化，与此相同的还有各层的铜厚，设置了厚度差异很大的参数，其仿真结果也是几乎不变，实际上我所做的板子在要求板厂使用不同的铜厚和孔壁沉铜厚度后，对PI的影响可以说是很显著的，为什么仿真工具体现不出这一点？这难道是二维半工具的局限性吗？

作者: 菩提老树 时间: 2015-10-20 09:49
目前做电源完整性仿真的都是所谓的2.5D的仿真软件，按道理来讲都是可以仿真出来效果的，不知楼主是否确定对cu进行了正确的参数设置？只是在做直流仿真的时候，铜厚的影响表现的更加的明显，AC的仿真可能稍微“含蓄”一点，看不到非常明显的效果。

作者: 8051a 时间: 2015-10-20 12:28
我是用菜单EDIT/PADSTACK来设置过孔孔壁厚度的，如下图，我看帮助文件里这一项设置的是VIA SHELL的厚度，不知道是不是指孔壁沉铜，搬动刻度条时左边的图形确实提示孔壁变厚，至于铜厚，在LAYER STACK里设置这个是没什么疑问的了。我是随便打开个2层的文件来找设置项，实际上我以前做仿真的是个6层板，如果还有什么设置遗漏的还请版主不吝赐教

作者: cousins 时间: 2015-10-27 10:03
你仿真的频率到多少？
1GHz以下，如果介质参数不变的话，铜厚，铜璧在交流的影响上真没那么大，因为就目前常用的设计来讲，铜厚1mil以内的偏差，塞孔不塞孔在1GHz所带来的寄生参数影响真没那么大,特别是对于电源线，你所说的对PI的影响很大，应该是有DC drop的影响，对PDN或者SSN的影响应该是不太大的，不知道你所说的PI性能是否有什么实例可以分享，让我们看看这个工艺差别对交流有多大影响，是因为你变动了铜厚和过孔使得两者纹波差别很大，还是辐射变化很大？
请注意，我说的是介质没变化，如果你铜厚变化影响到了介质厚度，那是必然会对交流有影响，但主要的原因不在铜厚和过孔，在介质。

作者: 8051a 时间: 2015-10-31 14:15
我是在搞一个平板的平台，客户要求背面不贴电容以保证结构上不会干涉，我一直以为扫描负载焊盘的端口阻抗能得到可供评估的效果，因为直流压降分析对于滤波电容放的近不近甚至不贴都是几乎无影响的，感谢版主答疑，如果是直流压降分析结果才能体现的话，需要不同的铜厚和孔壁多打几次板并和仿真结果对应起来才能得到定性的效果了

作者: tanghao113 时间: 2015-11-13 11:19
钻孔大小影响才是最明显的

作者: 第五江涛 时间: 2017-10-10 18:50

:Q:Q:Q

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)