EDA365电子工程师网

标题: DDR2/3设计疑问 [打印本页]
作者: None_feiyu    时间: 2015-10-13 11:48
标题: DDR2/3设计疑问
最近在学习DDR2/3的设计，遇到了些疑问，还希望热心的网友帮忙回答：
% p: W4 W9 a" |1、fly_by拓扑结构中，地址时钟命令等走线需要上拉端接电阻改善信号完整性
9 q; [+ M3 C, @7 z2 e- r     疑问是：地址命令等端接电阻上拉到VTT=0.75V，然后时钟CLK通过电阻电容耦合到VCC_1V5？
( _2 D  T- L2 U9 Z                   为什么这两种端接上拉电压会不一样？
  q! \. t' ^. h4 F
9 |* }; D0 i0 L3 p0 S) ]; \2、假设在实际应用中我只有一个DDR2/3，那么意味着是不是可以可以直接点到点的拓扑就好，不需要端接上拉电阻了？
+ C! X2 }) v5 T- z8 w
5 T( a' b- P# l9 T以上。
# \& ~' ?' V' l: C9 M! e
& S% x7 Y! M- {. B; O  E
作者: 菩提老树    时间: 2015-10-13 12:44
是否需要端接要看你的具体设计，如果是点对点的，很多时候是不需要端接的。对于上拉到0.75V，这个问题主要是由于你的总线和芯片设计的原因。
作者: None_feiyu    时间: 2015-10-13 13:04
菩提老树 发表于 2015-10-13 12:44( w* T7 ]) Q7 O; M8 N/ I
是否需要端接要看你的具体设计，如果是点对点的，很多时候是不需要端接的。对于上拉到0.75V，这个问题主要 ...

. t1 ^$ Y/ z. g2 d4 S  K7 ?谢谢菩提老树。也就是可以理解为假设具体设计为ARM+DDR2（单颗），那么对于地址命令等在设计时采用点对点拓扑就好，可以这样吗？如果不可以需要从芯片手册中确认哪些信息才可以这样做呢？
! H) T9 m& W2 C3 R8 p. [( ?6 @  h. M& C& `
作者: 菩提老树    时间: 2015-10-13 13:16
可以。但是要看看是否满足你的信号完整性，比如电气特性、时序。
作者: 阿斯兰    时间: 2015-10-13 13:42
本帖最后由 阿斯兰 于 2015-10-13 13:43 编辑
, b+ _' A6 E, ~" G6 e7 h( L. e7 U) e) U+ J2 W
这种情况得看你的DDR手册和给的参考设计，不同厂家的DDR会有不同要求，总体原理是一样的: ]' T) X5 `" W
上拉电压不一样，看下端口的定义，会有解释的
2 \2 Z( W- w0 c4 p/ N* [4 X单个器件也是需要上拉的2 f7 S3 X7 Q0 B2 K6 C

9 X8 n* G8 E8 n9 c  k& W7 d
作者: flywinder    时间: 2015-10-13 14:36
按照参考设计来做不会有问题
作者: None_feiyu    时间: 2015-10-13 15:16
flywinder 发表于 2015-10-13 14:36( x$ [+ b- _! v- u! G3 V
按照参考设计来做不会有问题
9 u( D3 s# s" k* O) {& K
谢谢flywinder。
2 @1 J6 _0 ~; W目前手头上面没有参考设计，如果有，也不会想这么些问题了。- S: d% V( b- l( H& S$ H; ~2 u
作者: None_feiyu    时间: 2015-10-13 15:18
阿斯兰 发表于 2015-10-13 13:42# r# W" Z0 |/ l% ]$ Y
这种情况得看你的DDR手册和给的参考设计，不同厂家的DDR会有不同要求，总体原理是一样的2 g# j0 D/ ^6 U3 k7 ^: I
上拉电压不一样， ...
& N$ g, P9 F, ?. [" ~8 y' y
谢谢 阿斯兰。好的，我去看看有没有类似的I/O端口等效电路，看看是否能够找到合理的解释。谢谢！4 M1 x3 M. A/ U7 F( X! T
作者: None_feiyu    时间: 2015-10-13 15:19
菩提老树 发表于 2015-10-13 13:16
  s, j. B0 @9 @* K" P0 [9 }0 z可以。但是要看看是否满足你的信号完整性，比如电气特性、时序。

) C' R( T  ?- x4 n* k  c谢谢。
- c3 D1 s' }2 D8 x我觉得还是要学会仿真才行，只有得到量化的数据了就不会担心这个担心那个了。  D% L4 K2 {0 M+ m
作者: wangshilei    时间: 2015-10-13 16:54
我做的有端接电阻的全是在DDR2 上，  在DDR3上一般无排组。  启用ODT功能
作者: None_feiyu    时间: 2015-10-14 13:59
wangshilei 发表于 2015-10-13 16:542 |5 S2 e: b: T& E2 V
我做的有端接电阻的全是在DDR2 上，  在DDR3上一般无排组。  启用ODT功能
1 e. M" f2 G7 _4 k
谢谢 wangshilei。0 n* \. I4 K' K2 r1 h: p* [
问一下你的DDR2的是采用星型拓扑吗？通常一般是有几个DDR2。3 X0 P: O1 p' a, |- q

, C6 R5 r* W2 k2 C5 D  O/ C; R
作者: deutgao    时间: 2015-10-18 23:29
wangshilei 发表于 2015-10-13 16:542 C9 g# d- S, z0 a
我做的有端接电阻的全是在DDR2 上，  在DDR3上一般无排组。  启用ODT功能

2 s, C" F1 E6 R- I) a也就是地址/控制/命令信号会加末端匹配。数据的使用ODT
/ ^$ G5 s+ p- Y0 v. x



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2