EDA365电子工程师网

标题: EDA365第七期培训心得 [打印本页]
作者: zjz灰太狼    时间: 2015-10-7 17:37
标题: EDA365第七期培训心得
本帖最后由 zjz灰太狼 于 2015-10-7 17:44 编辑 6 F% M) |6 e- t, |& E" c1 k
9 n5 G% ]& N: V( ]
EDA365第七期培训心得% U0 _4 B4 e# X" F" ~# _
       2015年9月23日星期三，天气晴，阳光明媚，入秋了，大家对于学习的热情还是那么的热烈，我参加了几期的EDA365的培训，这一次好像是最多的一次，以后的培训我想还会是更多更多，学会无涯，加油！
( g6 U9 Q2 Q+ c6 D) y: n0 J       这次培训的主题是《光钎交换机项目PCB实战设计》，基于EMC的设计，感谢EDA365，感谢阿杜老师的精彩讲解，感谢组织这次培训的每一位工作人员。每一位默默付出的人都值得尊敬，谢谢！
9 ~5 W- f9 V* C* K进入正题
1 m, {# J* A9 E1 l/ ?0 Z- S      EMC--是指电子、电气设备或系统在预期的电磁环境中，按设计要求能够正常工作的能力，不会因为周边的电磁环境而导致性能降低、功能丧失或损坏，也不会在周边环境中产生过量的电磁能量，以致影响周边设备的正常工作；这其中包括两个内容，分别是EMS和EMI。                EMS有两个指标：静电放电（ESD）、浪涌（SURGH）；EMI有五个指标：传导发射、辐射发射、谐波干扰、电压干扰，传导发射和辐射发射是关键。) U/ S+ m8 I% s# e
      EMC有三要素：骚扰源、耦合通道、敏感设备，我们知道，只要切断三要素的任意一个，EMC就可以解决了，可以把干扰源尽可能的消除或者把耦合通道就是传输路径砍断或者在敏感设备处理；EMC的具体解决方法—
$ F) `+ h* V6 B, S& `) w1、加屏蔽，也就是切断通过空间的静电（电场）耦合、感应（磁场）耦合形成的电磁噪声传播途径，可优化布局，电路每个部分的器件在一起，加磁珠、铜箔、铝箔、金属屏蔽罩和电镀等，上一期杜老师就讲过RF部分的处理方法，和这个一样的；
% @  F7 g* M# \0 E2 Q* W9 J2、滤波--就是在频域上处理电磁噪声的一种技术，其特点是将不需要的一部分频谱滤掉，有退藕电容、储能电容、平面电容，另外杜老师提醒了一下关于谐振频率的计算，F=1/2×3.14×√LC，0603封装的和0402封装的大不一样，退耦电容在所需要的频率范围内加尽可能多加，靠近IC电源脚的地方，一般加个UF级的储能电容提供能量，然后加个NF级的贴片电容，我就是经常用22UF的胆电容和100NF的贴片电容这样子的组合，有时候空间不够就用106+104组合（SMD）；电感和磁珠也可以滤波，电感是频率越高，电感感性越高，磁珠是衰减高频；; P% y0 n) ]1 F; v+ q0 Q& h
3、接地---接地有三种基本接地方式：单点接地、多点接地、混合接地和悬浮接地。对于接地的一般选取原则如下：
& X% G# W$ X' d, {; z; p* n     （1）低于1MHz的电路，建议采用单点接地，一般是模拟电路部分；
' o  d# R( @8 i' d     （2）高于10MHz的电路，建议采用多点接地，一般是数字电路/高频电路；
  f0 L" S) G3 ~     （3）高低频混合电路，混合接地；3 y. d2 j+ z/ e# W1 X3 \' Z
注意点：5 w  W! ]! A" N8 T% A6 X# A
       ①、在电源、地的分割方面要注意切断EMI通过参考平面从初级窜到次级的途径，杜老师介绍了例子的变压器的初级道次级分割地、共模线圈与普通线圈的分割；: l9 J3 f+ H4 _
       ②、单板拉手条要通过螺钉安装孔与机壳或机柜要可靠相连；% Q: q. E. J% k2 e) u' W: ~
       ③、单板上的连接器金属外壳要通过金属化安装孔与PGND相连；
3 C$ y+ N5 H) {! h, e4 s       ④、若单板有外接口信号跨越PGND和GND的分割区域时，则需要考虑采用多个0.1uF的电容桥接，或调整PGND和GND的分割；
  o; l0 [$ m7 a: p+ l       ⑤、尽可能的参考器件手册，若芯片手册没有特殊要求，则GND不用做分割，直接通过背板连接器的地引脚直接与背板相连；
6 ]: f0 c% r6 N# [! z6 N4、屏蔽---利用金属屏蔽罩切断通过空间的静电、感应磁场耦合传播途径，是原理是利   用阻抗的不连续性，金属屏蔽罩需大面积接地，否则电磁干扰会透过屏蔽罩对设备进行干扰。
! r" b. Q5 V: x3 x     （1）、选择恰当的屏蔽材料，有铁罩的、金属薄膜等；! X; D  x4 z3 G
     （2）、孔缝的处理；. N  p3 o/ ~4 j/ ]  y$ F
     （3）、保持屏蔽体的完整性，
" H, x5 \7 S1 j4 Q, f, z, r1 a5、叠层阻抗
7 V3 k: H  |' C- i" \2 B  R$ [     （1）、原件面相邻层为地平面；8 {# N, w/ A5 v3 j+ `
     （2）、所有的信号层尽可能与地平面相邻；* n+ r# n9 v8 i  Y' l8 W  n6 p
     （3）、关键信号线尽可能与地平面相邻；
; Z& @9 c8 F" m6 A. j* v     （4）、尽量避免两个信号层直接相邻；
  }8 d' Q* H% M* e" n: _     （5）、主电源尽可能与其对应的地平面相邻；6 l& w5 k0 J, f3 v' X& `
     （6）、兼顾层压结构对称和工艺，一般采用偶数层；9 a* R0 Z( f8 \! Y2 z
6、FPGA的处理
  `" W% r  ?( E5 |/ N% U     （1）、对于多层板，尽可能保持地平面的完整性，通常不允许有信号线跨层走线；9 d: _0 r3 h8 m7 W
     （2）、对于晶振、RF天线或其它一些高速敏感器件，其下方不能走线，设置禁止区域；6 j- Y. d& c$ J8 j7 f& e. t
     （3）、信号走线要尽可能避免出现分支线，如果不可避免的需要这样做，则必须使分支线尽可能短；) `, P4 ~7 z" F
     （4）、高频信号线应使其走线的阻抗尽可能保持一致；9 A1 A$ ?7 ?& o3 p, M
     （5）、时钟线及类似驱动信号线在一对多的情况下，应采用菊花链或星形布线；" [9 |/ W7 }# S, K
     （6）、禁止不同单元电路的信号线跨区域走线，；" u* s( e8 Z+ [, \- V
     （7）、如果是同一个菊花链式地驱动多个负载，通常可在最远的一个终端进行匹配；% R4 P0 n+ J  ]- ?- @" U1 a; ^
      一下子几个小时的培训就这样子过去了，学到了很多，最后杜老师和林总组织做游戏和拍卖活动，有U盘和林总赞助的衣服，这个组织太有爱了，谢谢你们，谢谢杜老师的精彩讲解，谢谢林总的礼物，谢谢为这次活动付出的工作人员，谢谢。: v' r3 w; \+ G1 t. F8 G/ |
      今天是10月7号了，国庆假期就这样子结束了，抽空把这次的培训心得写好，期待下次的培训更加精彩，祝大家假期愉快，一切顺顺利利！4 _4 w* ^, U! U4 y3 B7 i
       8 i0 f/ V7 V8 x7 C: V9 x! z5 v

4 i$ U9 G% C3 M9 q. B% _+ q
2 S* }! V( O: o, w! H# a) Y4 q
. F/ {. ~2 G- J2 x! f
1 Y5 W) f, T( G% P2 B% e6 H2 j3 k  C6 w; a6 Q0 s9 e# B" P
作者: 3dworld    时间: 2015-10-7 21:49
本帖最后由 3dworld 于 2015-10-7 21:56 编辑 " o/ h) m# N/ |9 m- S/ Z2 F- S

2 g/ v# q2 p4 D  F7 K写的好啊，
作者: wangjinqiang190    时间: 2015-10-16 12:48
作者: 逸步舞秋风    时间: 2015-12-13 01:08
非常棒



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2