EDA365电子工程师网

标题: sip 的cadence allegro sip、apd中原理图怎么设计 [打印本页]
作者: neky    时间: 2015-9-28 18:57
标题: sip 的cadence allegro sip、apd中原理图怎么设计
sip 的cadence  allegro sip、apd中原理图怎么设计1 |' T7 n: r' E
用什么设计3 c2 n+ H5 B+ E/ C. U4 ^- \1 v
请那位大侠给指点一下( }) L7 ^4 r4 Q  E" X
非常感谢！！！！
7 l7 Q9 X4 R8 @  U5 M" h7 W* f9 z
! X0 I+ X, n7 j1 B9 g
作者: pjh02032121    时间: 2015-9-30 16:16
跟PCB的原理图一样
作者: 锤子米啊    时间: 2016-10-21 11:18
pjh02032121 发表于 2015-9-30 16:16. u0 K+ u  A, }. }4 o5 Z
跟PCB的原理图一样
& a& i6 s2 @0 a  D$ \+ @" I
问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉这个问题还是不甚明朗。毕竟wb是从die上出来的；( m/ u& Y5 G% [5 n' M  i, s
2、sip作为一个器件对外，设计的时候肯定有脚是悬空作为外部连接的，这个时候在原理图上是怎么处理的呢？
* x/ y2 ~7 c* \! k* n( t- F( i谢谢灯大师
' i! {3 Y) a5 ^# T9 `) G8 i. G
作者: pjh02032121    时间: 2016-11-1 19:03
锤子米啊 发表于 2016-10-21 11:18* e  {! U4 ~1 p3 B6 ^
问两个问题：1‘ 原理图的器件和我们所做的die的package symbol是如何关联的？我看了你写的那本书，感觉 ...

  w0 ]0 E4 C1 r可以直接原理图里做个封装，也可以直接生成，看你怎样方便就怎么办，不拘形式。7 N/ }: I* K2 S/ C; h. l0 A- c
作者: denny_9    时间: 2017-3-21 13:32
die, 与SIP的中对外器件 单独看做一个器件即可，原理图中把这些器件对应起来就可以了。, o, j5 O9 u/ u0 k6 Z  s
还有简单的 一般不需要原理图。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2