EDA365电子工程师网

标题: DDR3拓扑结构疑问 [打印本页]
作者: None_feiyu    时间: 2015-9-23 08:42
标题: DDR3拓扑结构疑问
针对DDR3设计有如下两个疑问：
6 d' u# |: ]4 z3 u7 w+ |9 I! }3 t4 d. T
1、DDR3地址命令等组线通常采用fly_by结构，那么该结构想对其它拓扑的好处是什么？有没有合适的文章推荐参考。
: @3 [& C3 u# [, t2、有些DDR3不支持读写平衡，那么是否仍然还是采用fly_by结构呢？
9 c, q$ x. @, ~4 J  p) X1 L: j1 a! J$ u9 P" S, e, A( U
) M( a" o& |1 _6 m5 d
希望各位热心的网友帮忙解答，谢谢。
  F& O$ \, E4 L- R/ R: F& Z* q
作者: 超級狗    时间: 2015-9-23 09:09
踢哀（TI）技術文檔 - DDR3 Design Requirements for KeyStone Devices0 v; U' A' E" p  E$ B4 s
: L1 W3 t; x9 U' E( i7 ~# A6 c# ~8 B

sprabi1b.pdf

582.13 KB, 下载次数: 99, 下载积分: 威望 -5

作者: None_feiyu    时间: 2015-9-23 09:16
超級狗 发表于 2015-9-23 09:09
* Y# p/ i* a8 Y& }$ H0 S踢哀（TI）技術文檔 - DDR3 Design Requirements for KeyStone Devices
" P9 o; Z; s3 P+ I
谢谢版主大大。
) t6 y) e" x# ?. R- v* j- _% y另：! b! @; f! D. g
& @& W9 l3 [8 e; @( [2 @! N& P- c6 v
     1、通常DDR3走线会要求信号分组，且要求同组走线保证在同层，但实际上看过一些板子Layout，发现同组信号线完全在同层的几乎很少，请问同组走线保证在同层要求是否过高？& _1 d$ A6 y  p6 g6 S! T
5 |7 E% }. t1 x; J4 Y; K: B
     谢谢！
$ c7 @. C: e/ o  F& `9 w7 t8 {
作者: 天天在线    时间: 2015-9-23 10:17
学习
作者: 中臣    时间: 2015-9-23 10:37
資料全英文啊，看著頭疼，
作者: 菩提老树    时间: 2015-9-23 12:04
对于第二个问题，我猜十有八九是一个有经验的工程师做的，因为在他们那里默认就是fly-by啦！
作者: carol8688    时间: 2015-9-23 13:11
學習
作者: kevin890505    时间: 2015-9-23 13:19
1，fly by相对于其他的更理想，因为到每个颗粒的分支最短（要layout做好当然），但是要求DDR3支持才可以.在小于等于2个颗粒时候相对于T点没突出优势，但在多个颗粒比如4个8个的时候效果就明显了。
4 M% J' s$ C6 K# O! d8 \* j: }2，不支持读写平衡的，用了你就洗白了，画之前一定要肯定这一点。
2 Z, Z* k) p2 G3，同组同层主要考虑得是串扰和过孔长度问题，对于小于800M的，如果你能把层叠阻抗，和其他信号线的间距控制好，不同组同层也没问题，只是信号质量比起同组同层差些，但是余量还是很大。速度再高，就不要冒险了，当然如果把过孔长度计算，然后再把间距阻抗控制好，可能是可以的，但没试过，哈哈，冒不起险。
作者: None_feiyu    时间: 2015-9-23 14:33
kevin890505 发表于 2015-9-23 13:19
/ ^+ {; k" w" m% g, w* v/ Y1，fly by相对于其他的更理想，因为到每个颗粒的分支最短（要layout做好当然），但是要求DDR3支持才可以.在 ...
" ~( r3 A/ D  i; r. i
谢谢 Kevin。5 J7 E* |) h4 }6 b$ y
另：
* }$ O+ f# G$ M/ G- {3 g      1、DDR3支持读写平衡，在DS里面是以支持 Write Levelization Supported为准么？（可以参考图片截图）
% {# [2 l! |9 f* g0 }) B! _# g  V0 r
          很少看到有Read&Write Levelization Supported。# t, |7 a$ k- E( i% r, ]: l
   - `+ A- @, t3 h& S* X- p0 x
      2、假定不支持读写评审的DDR3，那么是否就不能够采用fly_by拓扑，而是T型拓扑？0 q: V$ C! n/ N! z( _
6 X" q4 c2 V- x( n! p! W
6 {& o/ ^8 D8 J0 t5 `7 p6 j
      3、你说的洗白，我理解为板子白打了 对吗？: U: v. R( k/ g+ _

QQ图片20150923142923.png (15.48 KB, 下载次数: 1)

QQ图片20150923142923.png
作者: kljy911    时间: 2015-9-23 21:20
DDR3的数据同步怎么做？常规存控初使化、控制流程有相关资料吗？
作者: honejing    时间: 2015-9-23 22:09
None_feiyu 发表于 2015-9-23 14:33+ Y9 o" @$ `- |' J
谢谢 Kevin。
" V7 I( K. {8 o1 x$ K7 D另：) M$ y0 d; ~  u- \( S! ^# {
      1、DDR3支持读写平衡，在DS里面是以支持 Write Levelization Supported为准么 ...

, d# d, j! |- h* u) e1. ... DDR3支持『读写平衡』/ r# r5 q# y  j0 m/ j
請問读写平衡是甚麼意思？這個術語對照的英文是甚麼？! A3 g' y4 Q$ h$ k9 L' h

  j7 N5 b7 r# ?; Q/ K6 T
+ T4 `, w0 V6 S1 X9 O. R7 I) {# ^2. 對 DRAM 顆粒而言，只要它支持 Write liveling，那就可以用 Fly-by topology。: z& Z$ Z/ a) W, ?( c* W

4 k) O( x0 A$ q7 |+ U1 j( B$ v  `7 [: n5 M  m  e& H4 n' K

! V8 `( M8 i! N, `  [6 S, i- @0 t  ~( h
作者: kevin890505    时间: 2015-9-23 22:30
None_feiyu 发表于 2015-9-23 14:33
( x' G6 n+ Z$ ^0 {谢谢 Kevin。
& T7 ]2 X9 g/ F7 N; Q! n+ c另：( U) t% {3 u3 g* v
      1、DDR3支持读写平衡，在DS里面是以支持 Write Levelization Supported为准么 ...
2 @8 ^. \; D% L0 M* U, k, q* Y  q2 i
个人理解：write& read leveling的主体是controller，大体过程可以从JEDEC标准里面看到，大体是通过控制器和DRAM之间进行多次反复的training，来得到控制器到每个DQ组(不能说颗粒，因为X16的上面包含两个byte，需要分开计算)的不同延时，然后在写入数据时根据这个校准的结果进行不同延时，保证8Xn位数据的统一到达，写过程也是根据这个校准结果来延时的。
; d( j5 ]: K. e  |1，这个可能是一种习惯，从上面过程不难看出，其实write leveling & training是主过程，支持的同时应该是支持read leveling的，所以就成这样子了，我猜的，不确定，没仔细研究过；! c5 Y+ d: d) S! A
2，是的，同样从分析结果可知，如果你有4个颗粒，延时不一样，但是你没用T型拓扑而是fly by，那么4个颗粒之间的延时肯定是不一样的，那么在地址控制命令依次到达后，数据写入和读取就完全对不齐，乱的，肯定没法用了，当然不排除速率低到一定程度是可以用的；; ?! L/ R- W4 q5 G. ^
3，口语了，是的，真打板就浪费表情了。
9 A: A/ j; a9 e$ P
作者: None_feiyu    时间: 2015-9-24 08:35
kevin890505 发表于 2015-9-23 22:30
9 _9 q5 E- f, |, X9 [个人理解：write& read leveling的主体是controller，大体过程可以从JEDEC标准里面看到，大体是通过控制 ...

& h% j+ S3 R+ h' L- S6 ?谢谢Kevin。/ S9 @+ s  j% u$ ]$ y+ I% Y
还得继续努力学习。
作者: None_feiyu    时间: 2015-9-24 08:36
honejing 发表于 2015-9-23 22:09
+ W! q$ Q/ q6 U4 d4 a' W1. ... DDR3支持『读写平衡』" K: f; f+ X' ^  K- u1 @
請問读写平衡是甚麼意思？這個術語對照的英文是甚麼？
9 M3 J  q6 z' x/ @
Honejing：  W" B/ t0 @* h, a0 {7 z
针对第1点参考楼下Kevin回复，谢谢。
6 m. [/ H0 ?4 E! p, M他的回答比较详细了。8 \8 P% ]1 I6 H) v+ y8 @, g. ]




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2